特許
J-GLOBAL ID：200903027258005784

半導体装置の製造方法

発明者：
秋葉 義和

秋葉 義和 について

, 
澤井 久晴

澤井 久晴 について

, 
堀田 勝彦

堀田 勝彦 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2005-000943
公開番号（公開出願番号）：特開2006-190784
出願日： 2005年01月05日
公開日（公表日）： 2006年07月20日
要約：
【課題】CMP工程におけるHDP膜の研磨時間の短縮を図る。【解決手段】半導体基板1の素子分離領域に分離溝4を形成し、分離溝4の内部を含む半導体基板1上にHDP膜6を成膜し、その後、HDP膜6をCMP法により研磨して分離溝4の外部のHDP膜6を除去することにより素子分離を形成する製造工程において、HDP膜6の成膜をスパッタエッチング/堆積比が0.12から0.22の範囲で実施することにより、HDP膜6の突起を相対的に低くし、さらに、添加剤入りセリアスラリを用いてHDP膜6の突起部を研磨した後、半導体基板1上に純水を供給して希釈された添加剤入りセリアスラリを用いて、残存する分離溝4の外部のHDP膜6を連続的に研磨する。【選択図】図3
請求項（抜粋）：
以下の工程を含む半導体装置の製造方法: (a)基板の主面に第1絶縁膜を形成する工程; (b)前記第1絶縁膜および前記基板を順次エッチングして、前記基板に溝を形成する工程; (c)前記溝の内部を含む前記第1絶縁膜上に高密度プラズマCVD法により第2絶縁膜を形成する工程; (d)前記第2絶縁膜の表面をCMP法により研磨して、前記溝の外部の前記第2絶縁膜を除去する工程、 ここで、前記(c)工程において、堆積される前記第2絶縁膜の厚さに対するスパッタエッチングされる前記第2絶縁膜の厚さの比が0.12から0.22の範囲である。
IPC (3件)：
H01L 21/76 ,  H01L 21/304 ,  H01L 21/316
FI (4件)：
H01L21/76 L ,  H01L21/304 621D ,  H01L21/304 622X ,  H01L21/316 X
Fターム (13件)：
5F032AA35 ,  5F032AA44 ,  5F032AA45 ,  5F032AA46 ,  5F032DA04 ,  5F032DA23 ,  5F032DA33 ,  5F058BC02 ,  5F058BF07 ,  5F058BF23 ,  5F058BF29 ,  5F058BH20 ,  5F058BJ06
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (3件)
  • 研磨方法及び装置
    公報種別：公開公報   出願番号：特願2002-127100   出願人：アプライドマテリアルズインコーポレイテッド
  • 隔離領域の形成方法
    公報種別：公開公報   出願番号：特願平9-248246   出願人：エルジイ・セミコン・カンパニイ・リミテッド
  • 半導体装置の製造方法
    公報種別：公開公報   出願番号：特願2002-346687   出願人：NECエレクトロニクス株式会社

前のページに戻る

TOP

BOTTOM