半導体装置およびその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-381095
公開番号（公開出願番号）：特開2003-188286
出願日： 2001年12月14日
公開日（公表日）： 2003年07月04日
要約：

【要約】【課題】フラッシュメモリなどを含む半導体装置において層間絶縁膜の上面に現れる段差を低減する。【解決手段】半導体装置は、平面的に規定されるメモリセル部および周辺回路部を有する半導体基板1と、メモリセル部において半導体基板1上に形成されたフローティングゲート電極11と、その上方に積層されたコントロールゲート電極12と、周辺回路部において半導体基板1上に形成された周辺回路電極としてのゲート電極10と、周辺回路部においてフローティングゲート電極11とほぼ同じ厚みで形成された第1ダミー電極13と、その上方にコントロールゲート電極12とほぼ同じ厚みで積層された第2ダミー電極14とを備える。

請求項（抜粋）：

平面的に規定されるメモリセル部および周辺回路部を有する半導体基板と、前記メモリセル部において前記半導体基板上に形成されたフローティングゲート電極と、前記フローティングゲート電極の上方に積層されたコントロールゲート電極と、前記周辺回路部において前記半導体基板上に形成された周辺回路電極と、前記周辺回路部において前記半導体基板上に前記フローティングゲート電極とほぼ同じ厚みで形成された第1ダミー電極と、前記第1ダミー電極の上方に前記コントロールゲート電極とほぼ同じ厚みで積層された第2ダミー電極とを備える、半導体装置。

IPC (5件)：

H01L 21/8247 , H01L 27/10 481 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (3件)：

H01L 27/10 481 , H01L 29/78 371 , H01L 27/10 434

Fターム (19件)：

5F083EP02 , 5F083EP23 , 5F083EP55 , 5F083EP56 , 5F083ER22 , 5F083JA04 , 5F083MA06 , 5F083MA16 , 5F083PR43 , 5F083PR44 , 5F083PR53 , 5F083PR54 , 5F083ZA05 , 5F083ZA28 , 5F101BA29 , 5F101BA36 , 5F101BB05 , 5F101BE07 , 5F101BH21

引用特許：

審査官引用 (10件)

不揮発性半導体記憶装置及びその製造方法
公報種別：公開公報出願番号：特願平11-076356 出願人：株式会社東芝
不揮発性半導体記憶装置およびその製造方法
公報種別：公開公報出願番号：特願平9-184863 出願人：株式会社東芝
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2001-379452 出願人：株式会社東芝

全件表示

前のページに戻る