特許
J-GLOBAL ID：200903028674656154

有機反射防止膜(ARC)を有する半導体装置及びその方法

発明者：
レイバー、ダグラス エム.

レイバー、ダグラス エム. について

, 
ホール、マーク ディー.

ホール、マーク ディー. について

, 
ジャンカー、カート エイチ.

ジャンカー、カート エイチ. について

, 
パターソン、カイル ダブリュ.

パターソン、カイル ダブリュ. について

, 
スティーヴンス、タブ アレン

スティーヴンス、タブ アレン について

, 
タイス、エドワード ケー.

タイス、エドワード ケー. について

, 
ダクシーナ-ムルティ、スリカンテスワラ

ダクシーナ-ムルティ、スリカンテスワラ について

, 
ライト、マリリン アイリーン

ライト、マリリン アイリーン について


出願人/特許権者：
フリースケール セミコンダクター インコーポレイテッド

フリースケール セミコンダクター インコーポレイテッド について


代理人 (1件)： 桑垣 衛
公報種別：公表公報
出願番号（国際出願番号）：特願2006-521869
公開番号（公開出願番号）：特表2007-500443
出願日： 2004年07月13日
公開日（公表日）： 2007年01月11日
要約：
半導体装置(10)の製造において、エッチングされる導電性材料(16)上のパターニング積層部は、下層にあるオルトケイ酸テトラエチル(TEOS)層(20)のパターニングに用いられるパターニングフォトレジスト層(22)を有している。TEOS層(20)は、従来より低い温度で成膜される。低温TEOS層(20)は、有機反射防止膜(ARC)(18)上に設けられ、有機反射防止膜は、導電層(16)上に設けられる。低温TEOS層(20)は、有機ARC(18)とフォトレジスト(22)との間の接着を提供し、低い欠陥性を有し、ハードマスクとして機能し、有機ARC(18)と共に望ましくない反射を低減させる位相シフト層として機能する。
請求項（抜粋）：
半導体装置を製造する方法であって、 半導体基板を提供するステップと、 前記半導体基板上に絶縁層を形成するステップと、 前記絶縁層上に導電層を形成するステップと、 前記導電層上に有機反射防止膜(ARC)層を形成するステップと、 前記有機反射防止膜層上にオルトケイ酸テトラエチル(TEOS)層を成膜するステップと、 前記TEOS層上にフォトレジスト層を成膜するステップと、 前記フォトレジスト層をパターニングして、パターニングフォトレジスト構造体を形成するステップと、 を備える方法。
IPC (4件)：
H01L 21/027 ,  H01L 21/28 ,  H01L 21/321 ,  H01L 21/306
FI (5件)：
H01L21/30 574 ,  H01L21/30 570 ,  H01L21/28 E ,  H01L21/88 D ,  H01L21/302 105A
Fターム (23件)：
4M104BB01 ,  4M104CC05 ,  4M104DD62 ,  4M104DD65 ,  4M104DD71 ,  4M104HH14 ,  5F004DB02 ,  5F004DB23 ,  5F004EA03 ,  5F004EA06 ,  5F004EA22 ,  5F004EB02 ,  5F033HH04 ,  5F033QQ02 ,  5F033QQ08 ,  5F033QQ11 ,  5F033QQ28 ,  5F033VV06 ,  5F033WW00 ,  5F033WW02 ,  5F033WW03 ,  5F046PA03 ,  5F046PA07
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM