SOI基板及び半導体集積回路装置

発明者： , , ,
出願人/特許権者：
代理人 (1件)：藤巻正憲
公報種別：公開公報
出願番号（国際出願番号）：特願2002-370971
公開番号（公開出願番号）：特開2004-207271
出願日： 2002年12月20日
公開日（公表日）： 2004年07月22日
要約：

【課題】デカップリング容量及びガードリング等のノイズを低減する構造物を設けるための専用配置領域を必要としないSOI基板及び半導体集積回路装置を提供する。【解決手段】P-型シリコンからなる支持基板2を設け、この支持基板2上にP+型シリコン層3を設け、その上にN+型シリコン層4及びP+型シリコン層12を相互に同層に設ける。P+型シリコン層3及びN+型シリコン層4の不純物濃度は支持基板2の不純物濃度よりも高くする。また、N+型シリコン層4及びP+型シリコン層12上の全面に、埋込酸化膜5及びSOI層6を設ける。そして、P+型シリコン層3を接地電位配線GNDに接続し、N+型シリコン層4を電源電位配線VDDに接続する。これにより、P+型シリコン層とN+型シリコン層4との間に、電源に並列に接続されたデカップリング容量C1が形成される。【選択図】図2

請求項（抜粋）：

支持基板と、この支持基板の一部に形成され前記支持基板よりも抵抗率が低い半導体領域と、前記支持基板上に設けられた絶縁膜と、この絶縁膜上に設けられ半導体集積回路を形成するための半導体層と、を有することを特徴とするSOI基板。

IPC (6件)：

H01L27/12 , H01L21/3205 , H01L21/76 , H01L21/762 , H01L21/822 , H01L27/04

FI (8件)：

H01L27/12 B , H01L27/12 C , H01L27/12 L , H01L27/04 H , H01L27/04 C , H01L21/76 D , H01L21/76 S , H01L21/88 J

Fターム (42件)：

5F032AA06 , 5F032AA91 , 5F032AB05 , 5F032BB08 , 5F032CA03 , 5F032CA17 , 5F032DA12 , 5F032DA43 , 5F032DA71 , 5F032DA74 , 5F033JJ04 , 5F033JJ19 , 5F033KK01 , 5F033LL04 , 5F033MM30 , 5F033NN40 , 5F033QQ08 , 5F033QQ09 , 5F033QQ10 , 5F033QQ37 , 5F033QQ58 , 5F033QQ65 , 5F033RR04 , 5F033VV04 , 5F033VV05 , 5F033VV10 , 5F033XX00 , 5F038AC04 , 5F038AC07 , 5F038AC12 , 5F038AC19 , 5F038AV06 , 5F038BH03 , 5F038BH09 , 5F038BH19 , 5F038CD02 , 5F038CD04 , 5F038EZ06 , 5F038EZ13 , 5F038EZ14 , 5F038EZ15 , 5F038EZ20

引用特許：

審査官引用 (14件)

特開平3-119764
半導体集積回路装置
公報種別：公開公報出願番号：特願平9-077419 出願人：日本電気株式会社
半導体装置
公報種別：公開公報出願番号：特願平8-074225 出願人：株式会社東芝

全件表示

前のページに戻る