特許
J-GLOBAL ID:200903029772362297
半導体素子の誘電体膜及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
八田 幹雄 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-002631
公開番号(公開出願番号):特開2002-319583
出願日: 2002年01月09日
公開日(公表日): 2002年10月31日
要約:
【要約】【課題】 半導体素子の多層構造の誘電体膜及びその形成方法を提供する。【解決手段】 本発明よる多層構造の誘電体膜は、シリコン窒化膜より高誘電率を有するシリケート界面層12及びシリケート界面層の上に形成された高誘電体膜14を含む。高誘電体膜は少なくとも1回交互に積層された第1及び第2層18、20を含む。これによって、界面特性を改善すると共に、高誘電体膜の誘電率を最適化できる。又、各層が臨界厚さの上限値より薄い厚さを有する多層構造で誘電体膜を形成することによって、誘電体膜の結晶化温度を増加させると共に、漏洩電流を減少させることができる。これによって、素子の性能を改善できる。
請求項(抜粋):
シリケート界面層と、前記シリケート界面層の上に位置する高誘電体膜を含むことを特徴とする半導体素子の多層構造体。
IPC (11件):
H01L 21/316
, H01L 21/822
, H01L 21/8242
, H01L 21/8247
, H01L 27/04
, H01L 27/105
, H01L 27/108
, H01L 27/115
, H01L 29/78
, H01L 29/788
, H01L 29/792
FI (7件):
H01L 21/316 M
, H01L 27/04 C
, H01L 27/10 651
, H01L 27/10 444 C
, H01L 27/10 434
, H01L 29/78 371
, H01L 29/78 301 G
Fターム (47件):
5F038AC05
, 5F038AC15
, 5F038AC16
, 5F038EZ14
, 5F038EZ17
, 5F038EZ20
, 5F058BA11
, 5F058BD02
, 5F058BD05
, 5F058BF13
, 5F058BF27
, 5F058BJ01
, 5F083AD60
, 5F083EP02
, 5F083EP22
, 5F083EP53
, 5F083EP54
, 5F083EP56
, 5F083EP57
, 5F083FR01
, 5F083JA02
, 5F083JA06
, 5F083JA12
, 5F083JA14
, 5F083JA15
, 5F083JA36
, 5F083JA39
, 5F083PR21
, 5F083PR22
, 5F101BA01
, 5F101BA26
, 5F101BA36
, 5F101BB02
, 5F140AA24
, 5F140BA01
, 5F140BD01
, 5F140BD02
, 5F140BD04
, 5F140BD11
, 5F140BD12
, 5F140BD13
, 5F140BD17
, 5F140BD20
, 5F140BE09
, 5F140BE10
, 5F140BF01
, 5F140BF04
引用特許:
審査官引用 (9件)
-
高誘電率誘電体薄膜の製造方法
公報種別:公開公報
出願番号:特願平4-287767
出願人:富士通株式会社
-
特開平3-276753
-
特開昭61-127177
全件表示
前のページに戻る