特許
J-GLOBAL ID：200903031056156281

半導体基板及びこれを用いた半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置

発明者：
岩淵 信

岩淵 信 について

, 
唐澤 信浩

唐澤 信浩 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 野田 茂
公報種別：公開公報
出願番号（国際出願番号）：特願2006-229766
公開番号（公開出願番号）：特開2007-088450
出願日： 2006年08月25日
公開日（公表日）： 2007年04月05日
要約：
【課題】薄膜化される素子形成層のメタル汚染を防止してデバイス特性の劣化をなくし、素子形成層の厚さの均一性を向上させる半導体基板、半導体装置及び固体撮像装置を提供する。【解決手段】半導体装置及び固体撮像装置の半導体基板10を素子形成層11と素子形成層11の一方の面に積層され素子形成層11の補強を兼ねる薄膜化用除去層12とを有する構造にし、素子形成層11と薄膜化用除去層12との間にゲッタリング層13を設ける。素子形成層11にデバイスを形成した後は、薄膜化用除去層12を除去して半導体基板10を薄膜化する。また、固体撮像装置の半導体基板10においては、ゲッタリング層13と接する素子形成層11の面にゲッタリング層13を覆うように正孔蓄積層14を設ける。【選択図】図3
請求項（抜粋）：
デバイスが形成される素子形成層と、前記素子形成層の一方の面に積層され前記素子形成層の補強を兼ねる薄膜化用除去層とを有する半導体基板であって、 前記素子形成層と前記薄膜化用除去層との間にゲッタリング層を設けた、 ことを特徴とする半導体基板。
IPC (2件)：
H01L 27/146 ,  H01L 31/10
FI (2件)：
H01L27/14 A ,  H01L31/10 A
Fターム (28件)：
4M118AA01 ,  4M118AA06 ,  4M118AA08 ,  4M118AB01 ,  4M118BA18 ,  4M118CA02 ,  4M118CA09 ,  4M118CA40 ,  4M118CB01 ,  4M118DB09 ,  4M118DD12 ,  4M118EA01 ,  4M118EA20 ,  4M118FA14 ,  4M118FA20 ,  4M118FA26 ,  4M118FA33 ,  4M118FA42 ,  4M118GA02 ,  4M118GB04 ,  4M118GD04 ,  5F049MA01 ,  5F049MB02 ,  5F049NA04 ,  5F049NA08 ,  5F049NB05 ,  5F049PA12 ,  5F049QA20
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM