特許
J-GLOBAL ID：200903031103528842

低容量ESD耐性ダイオードの方法および構造

発明者：
スティーヴン・エイチ・ヴォルドマン

スティーヴン・エイチ・ヴォルドマン について


出願人/特許権者：
インターナショナル・ビジネス・マシーンズ・コーポレーション

インターナショナル・ビジネス・マシーンズ・コーポレーション について


代理人 (1件)： 坂口 博 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2003-062095
公開番号（公開出願番号）：特開2003-282892
出願日： 2003年03月07日
公開日（公表日）： 2003年10月03日
要約：
【要約】【課題】 1GHzを超えるスイッチング速度を有し、静電容量が0.1pF未満で、ESD耐性の破壊電圧が少なくとも500Vのダイオードを提供すること。【解決手段】 第1導電型のアノードと、アノードの下方に配置された第2導電型のカソードを有する。カソードとアノードのうち少なくとも1つは、複数の、垂直に当接する拡散領域を有する。カソードおよびアノードは、隣接する分離領域の間に配置されており、かつこれによって範囲を定められている。n+領域12は、バイポーラ・トランジスタの埋め込みサブコレクタと同時に形成することができる。次いで、n-領域14を、バイポーラのエピタキシャル成長の一部として形成することができる。p+領域は、MOSFETソース/ドレインを用いて形成することになる。
請求項（抜粋）：
分離領域を有する基板に形成されたダイオードであって、第1導電型のアノードと、前記アノードの下方に配置され前記基板と電気的に接触している第2導電型のカソードとを含み、前記カソードとアノードのうち少なくとも1つが複数の垂直に当接している拡散領域を含み、前記カソードとアノードが隣接する分離領域の間に配置されており、前記分離領域が前記アノードおよび前記カソードより深く基板内に延在しているダイオード。
IPC (5件)：
H01L 29/861 ,  H01L 21/329 ,  H01L 21/76 ,  H01L 21/822 ,  H01L 27/04
FI (6件)：
H01L 29/91 C ,  H01L 27/04 H ,  H01L 29/91 A ,  H01L 21/76 L ,  H01L 21/76 V ,  H01L 29/91 H
Fターム (18件)：
5F032AA35 ,  5F032AA44 ,  5F032AA45 ,  5F032AA47 ,  5F032AA49 ,  5F032AA67 ,  5F032BA03 ,  5F032CA03 ,  5F032CA15 ,  5F032CA17 ,  5F032CA18 ,  5F032CA20 ,  5F032CA24 ,  5F032DA25 ,  5F038BH05 ,  5F038BH13 ,  5F038EZ15 ,  5F038EZ20
引用特許：
審査官引用 (15件)
  • 特開昭54-066087
  • 特開昭63-248147
  • 特公昭49-023075
全件表示

前のページに戻る

TOP

BOTTOM