特許

J-GLOBAL ID：200903032287225916

集積回路パッケ-ジ

発明者： イノン デガリ ,  トーマス ディクソン ダッデーラー ,  キン リェン タイ
出願人/特許権者： ルーセント テクノロジーズ インコーポレイテッド
代理人 (1件)： 三俣 弘文
公報種別：公開公報
出願番号（国際出願番号）：特願平11-139175
公開番号（公開出願番号）：特開平11-345932
出願日： 1999年05月19日
公開日（公表日）： 1999年12月14日
要約：

【要約】【課題】 相互接続パッケージの熱膨張の影響をなくしたシリコン・オン・シリコンの相互接続パッケージを提供すること。【解決手段】 本発明によれば、主プリント回路基板24と、前記主プリント回路基板上に搭載された少なくとも2個の中間のプリント回路基板15と、前記中間のプリント回路基板の1つにハンダ接合18されたシリコン・オン・シリコンのマルチチップモジュール11,12とを有する集積回路パッケージにおいて、前記シリコン・オン・シリコンのマルチチップモジュールは、前記シリコン製の相互接続用基板14に接合されたシリコン製の集積回路チップ13を有し、前記主プリント回路基板24と前記中間プリント回路基板15の熱膨張係数は10ppm/°C以下であることを特徴とする。

請求項（抜粋）：

(a) 主プリント回路基板(24)と、(b) 前記主プリント回路基板上に搭載された少なくとも2個の中間のプリント回路基板(15)と、(c) 前記中間のプリント回路基板の1つにハンダ接合(18)されたシリコン・オン・シリコンのマルチチップモジュール(11,12)と、を有する集積回路パッケージにおいて、前記シリコン・オン・シリコンのマルチチップモジュールは、前記シリコン製の相互接続用基板(14)に接合されたシリコン製の集積回路チップ(13)を有し、前記主プリント回路基板(24)と前記中間プリント回路基板(15)の熱膨張係数は10ppm/°C以下であることを特徴とする集積回路パッケージ。

IPC (3件)：

H01L 25/04 ,  H01L 25/18 ,  H05K 1/14

FI (2件)：

H01L 25/04 Z ,  H05K 1/14 A

引用特許：

出願人引用 (5件)

• 特開昭56-134747
  
• 特開昭59-117250
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平6-282920   出願人：日本電気株式会社
• マルチチップモジュールパッケージ
  公報種別：公開公報   出願番号：特願平8-036034   出願人：エイ・ティ・アンド・ティ・コーポレーション
• マルチチップモジュールパッケージ
  公報種別：公開公報   出願番号：特願平8-036104   出願人：エイ・ティ・アンド・ティ・コーポレーション

審査官引用 (5件)

• マルチ・チップ・モジュール
  公報種別：公開公報   出願番号：特願平7-040223   出願人：日本電気株式会社
• 混成集積回路装置
  公報種別：公開公報   出願番号：特願平4-152234   出願人：株式会社日立製作所, 日立東部セミコンダクタ株式会社
• シリコン基板ビアホール形成方法およびマルチチツプモジユール製造方法
  公報種別：公開公報   出願番号：特願平3-305103   出願人：富士通株式会社
• 特開昭61-112362
  
• 特開昭59-117250