特許
J-GLOBAL ID:200903033213523547

スピンFET

発明者:
出願人/特許権者:
代理人 (8件): 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2006-127772
公開番号(公開出願番号):特開2007-299992
出願日: 2006年05月01日
公開日(公表日): 2007年11月15日
要約:
【課題】スピンFETのスピン注入書き込み時に消費する電流を低減する。【解決手段】本発明の例に関わるスピンFETは、磁化方向が固定される第1強磁性層13と、スピン注入電流により磁化方向が変化する第2強磁性層14と、第1及び第2強磁性層13,14の間のチャネルと、チャネル上にゲート絶縁層17を介して形成されるゲート電極18と、スピン注入電流を第2強磁性層14に供給する経路になると共に、スピン注入電流により発生する磁場Haが第2強磁性層14の磁化困難軸方向に作用するようにレイアウトされる導電線26とを備える。【選択図】図1
請求項(抜粋):
磁化方向が固定される第1強磁性層と、 スピン注入電流により磁化方向が変化する第2強磁性層と、 前記第1及び第2強磁性層の間のチャネルと、 前記チャネル上にゲート絶縁層を介して形成されるゲート電極と、 前記スピン注入電流を前記第2強磁性層に供給する経路になると共に、前記スピン注入電流により発生する磁場が前記第2強磁性層の磁化困難軸方向に作用するようにレイアウトされる導電線と を具備することを特徴とするスピンFET。
IPC (5件):
H01L 29/82 ,  H01L 43/08 ,  H01L 29/78 ,  H01L 21/824 ,  H01L 27/105
FI (4件):
H01L29/82 Z ,  H01L43/08 U ,  H01L29/78 301J ,  H01L27/10 447
Fターム (52件):
4M119AA03 ,  4M119BB13 ,  4M119CC02 ,  4M119CC05 ,  4M119DD31 ,  4M119EE13 ,  4M119KK04 ,  4M119KK05 ,  5F092AB06 ,  5F092AC08 ,  5F092AC12 ,  5F092AC24 ,  5F092BB17 ,  5F092BB22 ,  5F092BB23 ,  5F092BB24 ,  5F092BB30 ,  5F092BB33 ,  5F092BB34 ,  5F092BB35 ,  5F092BB36 ,  5F092BB37 ,  5F092BB42 ,  5F092BB43 ,  5F092BB44 ,  5F092BB46 ,  5F092BC03 ,  5F092CA23 ,  5F140AA00 ,  5F140AB03 ,  5F140AC16 ,  5F140BA01 ,  5F140BA03 ,  5F140BA05 ,  5F140BB18 ,  5F140BE07 ,  5F140BF04 ,  5F140BF11 ,  5F140BF15 ,  5F140BG08 ,  5F140BG12 ,  5F140BG28 ,  5F140BG32 ,  5F140BG37 ,  5F140BH27 ,  5F140BH33 ,  5F140BH45 ,  5F140BJ01 ,  5F140BJ05 ,  5F140BK09 ,  5F140CB04 ,  5F140CB08
引用特許:
出願人引用 (1件)
  • 米国特許第6,256,223号明細書
審査官引用 (7件)
全件表示
引用文献:
前のページに戻る