特許
J-GLOBAL ID:200903034184532848
半導体装置の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
酒井 宏明
公報種別:公開公報
出願番号(国際出願番号):特願2005-220858
公開番号(公開出願番号):特開2007-036116
出願日: 2005年07月29日
公開日(公表日): 2007年02月08日
要約:
【課題】工程数を増加させずにメタルゲート構造の加工性を向上した、45nm世代以降のSoCデバイスの製造に対応可能な半導体装置の製造方法を得る。【解決手段】半導体基板上に高誘電率材料層を形成する高誘電率材料層形成工程と、前記高誘電率材料層上に該高誘電率材料層に接するとともに金属、金属合金、またはこれらの化合物からなる金属層を形成した後、該金属層をパターニングすることにより金属ゲート電極層を形成するゲート電極層形成工程と、前記金属ゲート電極層の側壁部にウエットエッチング耐性を有する保護膜を形成する保護膜形成工程と、前記高誘電率材料層をウエットエッチングによりパターニングして高誘電率ゲート絶縁膜を形成する高誘電率ゲート絶縁膜形成工程と、を含む。【選択図】 図1
請求項(抜粋):
半導体基板上に高誘電率材料層を形成する高誘電率材料層形成工程と、
前記高誘電率材料層上に該高誘電率材料層に接するとともに金属、金属合金、またはこれらの化合物からなる金属層を形成した後、該金属層をパターニングすることにより金属ゲート電極層を形成するゲート電極層形成工程と、
前記金属ゲート電極層の側壁部にウエットエッチング耐性を有する保護膜を形成する保護膜形成工程と、
前記高誘電率材料層をウエットエッチングによりパターニングして高誘電率ゲート絶縁膜を形成する高誘電率ゲート絶縁膜形成工程と、
を含むことを特徴とする半導体装置の製造方法。
IPC (6件):
H01L 29/78
, H01L 21/823
, H01L 27/092
, H01L 29/423
, H01L 29/49
, H01L 21/28
FI (4件):
H01L29/78 301G
, H01L27/08 321D
, H01L29/58 G
, H01L21/28 301R
Fターム (51件):
4M104AA01
, 4M104BB01
, 4M104BB30
, 4M104CC05
, 4M104DD65
, 4M104DD86
, 4M104EE03
, 4M104EE09
, 4M104EE14
, 4M104EE17
, 4M104FF13
, 4M104GG08
, 4M104GG14
, 4M104HH14
, 4M104HH20
, 5F048AA07
, 5F048AC03
, 5F048BA01
, 5F048BB01
, 5F048BB05
, 5F048BB09
, 5F048BB10
, 5F048BB11
, 5F048BB13
, 5F048BE03
, 5F048BG13
, 5F048DA24
, 5F048DA27
, 5F140AA39
, 5F140AA40
, 5F140AB03
, 5F140AC01
, 5F140BA01
, 5F140BD04
, 5F140BD13
, 5F140BE10
, 5F140BE14
, 5F140BF01
, 5F140BF04
, 5F140BF10
, 5F140BF17
, 5F140BF21
, 5F140BF24
, 5F140BF40
, 5F140BG08
, 5F140BG11
, 5F140BG14
, 5F140BG37
, 5F140BG38
, 5F140BG48
, 5F140CB08
引用特許:
出願人引用 (2件)
-
半導体装置
公報種別:公開公報
出願番号:特願2003-083000
出願人:三洋電機株式会社, 独立行政法人産業技術総合研究所
-
米国特許出願公開第2004/23478号明細書
審査官引用 (8件)
全件表示
前のページに戻る