特許
J-GLOBAL ID:200903036136216538
デカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
特許業務法人共生国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2002-382563
公開番号(公開出願番号):特開2003-338622
出願日: 2002年12月27日
公開日(公表日): 2003年11月28日
要約:
【要約】【課題】 極低エネルギーイオン注入法に伴う使用可能なエネルギーの限界を解消し、長時間の工程が要求される極低エネルギーイオン注入法の生産性低下を改善するのに好適のエピチャネル構造の半導体素子の製造方法を提供する。【解決手段】 デカボラン(Decaborane)をイオン注入して、半導体基板の表面下部にチャネルドープ層を形成するステップと、前記チャネルドープ層上にエピ層を形成するステップと、前記エピ層上にゲート酸化膜とゲート電極を順に形成するステップと、前記ゲート電極のエッジに整列されながら前記チャネルドープ層より浅いソース/ドレーン拡張領域を形成するステップと、前記ゲート電極の両側に接するスペーサを形成するステップと、前記半導体基板内にイオン注入を経て前記ゲート電極の両側スペーサエッジに整列されながら、前記チャネルドープ層より深さが深いソース/ドレーン領域を形成するステップとを含む。
請求項(抜粋):
デカボラン(Decaborane)をイオン注入して、半導体基板の表面下部にチャネルドープ層を形成するステップと、前記チャネルドープ層上にエピ層を形成するステップと、前記エピ層上にゲート酸化膜とゲート電極を順に形成するステップと、前記ゲート電極のエッジに整列されながら前記チャネルドープ層より浅いソース/ドレーン拡張領域を形成するステップと、前記ゲート電極の両側に接するスペーサを形成するステップと、前記半導体基板内にイオン注入を経て前記ゲート電極の両側スペーサエッジに整列されながら、前記チャネルドープ層より深さが深いソース/ドレーン領域を形成するステップとを含むことを特徴とするデカボランドープによる超薄型エピチャネルを有する半導体素子の製造方法。
IPC (5件):
H01L 29/78
, H01L 21/265
, H01L 21/265 602
, H01L 21/8238
, H01L 27/092
FI (4件):
H01L 21/265 602 B
, H01L 29/78 301 H
, H01L 27/08 321 C
, H01L 21/265 Z
Fターム (64件):
5F048AC03
, 5F048BA01
, 5F048BB04
, 5F048BB05
, 5F048BB08
, 5F048BB09
, 5F048BB12
, 5F048BC06
, 5F048BD04
, 5F048BD09
, 5F048BE03
, 5F048BG01
, 5F048BG12
, 5F048BG13
, 5F048DA25
, 5F048DA27
, 5F140AA06
, 5F140AA13
, 5F140AA21
, 5F140AA39
, 5F140AA40
, 5F140AB03
, 5F140BA01
, 5F140BB06
, 5F140BB13
, 5F140BB15
, 5F140BC06
, 5F140BC13
, 5F140BC17
, 5F140BD01
, 5F140BD05
, 5F140BD09
, 5F140BE07
, 5F140BE08
, 5F140BE09
, 5F140BF01
, 5F140BF04
, 5F140BF11
, 5F140BF15
, 5F140BF18
, 5F140BF20
, 5F140BF21
, 5F140BF27
, 5F140BF28
, 5F140BG08
, 5F140BG12
, 5F140BG14
, 5F140BG49
, 5F140BG51
, 5F140BG53
, 5F140BH06
, 5F140BH14
, 5F140BH15
, 5F140BH34
, 5F140BH36
, 5F140BH39
, 5F140BH40
, 5F140BK02
, 5F140BK10
, 5F140BK13
, 5F140BK21
, 5F140CB01
, 5F140CB04
, 5F140CB08
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (4件)