特許
J-GLOBAL ID：200903038232611394
メモリ装置
発明者：
出願人/特許権者：
代理人 (3件)：
西教 圭一郎
, 杉山 毅至
, 廣瀬 峰太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2004-267341
公開番号（公開出願番号）：特開2006-085775
出願日： 2004年09月14日
公開日（公表日）： 2006年03月30日
要約：
【課題】 より簡単でかつ高速な制御ロジックで、他のメモリチップの欠陥部分を救済することができ、かつメモリチップのサイズを小さすることができるメモリ装置を提供する。【解決手段】 第1のメモリチップ10a〜第1のメモリチップ10dは、データを記憶するための記憶手段であるメモリセルを有するが、メモリセルのエラービットを救済するための冗長記憶手段である冗長メモリセルを有していない。さらに、第2のメモリチップの制御ロジックによって動作するように、最小限のロジックのみを有する。第2のメモリチップ20は、メモリセルおよび冗長メモリセルなどのメモリ制御を行う制御ロジックを有するとともに、第1のメモリチップ10a〜第1のメモリチップ10dのエラービットを救済するための冗長メモリセルを有する。メモリ装置1は、第1のメモリチップと第2のメモリチップとを積層して構成される。【選択図】 図1
請求項（抜粋）：
データを記憶する記憶手段およびその記憶手段の欠陥部分に記憶すべきデータを記憶するための冗長記憶手段のうち少なくとも1つを有するメモリ搭載手段を厚み方向に積層して構成し、
前記記憶手段の欠陥部分のメモリ空間を、前記欠陥部分を有する記憶手段を有するメモリ搭載手段の冗長記憶手段に割り当てることができないとき、前記欠陥部分のメモリ空間を他のメモリ搭載手段の冗長記憶手段に割り当てることを特徴とするメモリ装置。
IPC (1件)：
FI (1件)：
Fターム (2件)：
引用特許：
出願人引用 (2件)
審査官引用 (7件)
全件表示
前のページに戻る
