特許
J-GLOBAL ID:200903038455703665

半記憶密度ROM内蔵DRAM

発明者:
出願人/特許権者:
代理人 (2件): 千葉 剛宏 ,  宮寺 利幸
公報種別:公表公報
出願番号(国際出願番号):特願2003-551785
公開番号(公開出願番号):特表2005-513691
出願日: 2002年12月12日
公開日(公表日): 2005年05月12日
要約:
半記憶密度ROM内蔵DRAMは、ハード的にプログラムされた不揮発性セル及びプログラムされていない動的セルを用いる。一対のセルにおける第1又は第2メモリセルのいずれかをハード的にプログラムすることで、異なるデータ状態を記憶する。2本のワード線がメモリセルの対にアクセスするのに使用される。セルの1つをハード的にプログラムするため、センスアンプは割り当てられたデータ状態を認識する。ROMセルは数多くの異なる方法でプログラムすることができる。例えば、ROMセルは、セルの電極がプログラム電圧になるようにセルの誘電体を除去する、あるいはセルの電極間を電気的なプラグ(electricalplug)でつないでセルの電極をプログラム電圧にすることでハード的にプログラムすることができる。他の実施形態においては、ROMセルは、アンチヒューズ・プログラミング技術を用いて、あるいは、例えばアクティブ領域から基板に通じる高リーク経路(完全には短絡していない)を設けることによってもプログラムすることができる。
請求項(抜粋):
第1のデータ状態にハード的にプログラムされた読出し専用メモリ(ROM)セルと、 動的メモリセルと、 前記ROMセル及び前記動的メモリセルを差動デジット線に結合するためのアクセス回路とを備えるメモリデバイス。
IPC (2件):
G11C11/401 ,  G11C17/12
FI (2件):
G11C11/34 352Z ,  G11C17/00 304Z
Fターム (15件):
5B125BA13 ,  5B125BA14 ,  5B125BA15 ,  5B125CA07 ,  5B125EJ01 ,  5M024AA52 ,  5M024AA70 ,  5M024BB02 ,  5M024CC07 ,  5M024CC20 ,  5M024HH10 ,  5M024HH16 ,  5M024KK33 ,  5M024PP01 ,  5M024PP03
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る