特許
J-GLOBAL ID：200903039758440337

情報処理装置

発明者：
鶴田 徹

鶴田 徹 について

, 
熊本 乃親

熊本 乃親 について

, 
吉沢 英樹

吉沢 英樹 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 山谷 晧榮 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-314415
公開番号（公開出願番号）：特開平10-154099
出願日： 1996年11月26日
公開日（公表日）： 1998年06月09日
要約：
【要約】【課題】各々のプロセッサの実行能力を著しく低下させることなく、複数のプロセッサ間でデータの共有化を行えるようにすること。【解決手段】プロセッサ部1と、2ポートアクセスが可能なメインキャッシュメモリ部2と、2ポートアクセスが可能なリンクキャッシュメモリ部3と、バス調停部4と、外部メモリ部5と、他のリンク通信制御部との通信を行うリンク通信制御部6とを有する処理システムを複数個備え、バス調停部4は、リンク通信制御部6からのリードアクセスと外部メモリ部5からのリード・ライトアクセスの調停を行い、メインキャッシュメモリ部2は、プロセッサ部1からリード・ライトが可能であり、バス調停部4からもリード・ライトが可能であり、リンクキャッシュメモリ部3は、プロセッサ部1からリードが可能であり、リンク通信制御部6からはライトが可能とする。
請求項（抜粋）：
デジタル処理を行うプロセッサ部と、2ポートアクセスが可能なキャッシュメモリを有するメインキャッシュメモリ部と、2ポートアクセスが可能なキャッシュメモリを有するリンクキャッシュメモリ部と、アクセス競合の調停を行うバス調停部と、情報を記憶する外部メモリ部と、他のリンク通信制御部との通信の制御を行うリンク通信制御部とを有する処理システムを複数個備え、前記バス調停部は、前記リンク通信制御部からのリードアクセスと前記外部メモリ部からのリード・ライトアクセスの調停を行い、前記メインキャッシュメモリ部は、前記プロセッサ部からリード・ライトが可能であり、前記バス調停部からもリード・ライトが可能であり、前記リンクキャッシュメモリ部は、前記プロセッサ部からリードが可能であり、前記リンク通信制御部からはライトが可能であることを特徴とした情報処理装置。
IPC (2件)：
G06F 12/08 ,  G06F 12/08 310
FI (4件)：
G06F 12/08 H ,  G06F 12/08 B ,  G06F 12/08 G ,  G06F 12/08 310 Z
引用特許：
審査官引用 (15件)
全件表示

前のページに戻る

TOP

BOTTOM