特許
J-GLOBAL ID：200903040406115353

電界効果トランジスタ及びその製造方法

発明者：
李 忠浩

李 忠浩 について

, 
尹 在萬

尹 在萬 について

, 
朴 東健

朴 東健 について

, 
李 哲

李 哲 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (4件)： 志賀 正武 ,  渡邊 隆 ,  村山 靖彦 ,  実広 信哉
公報種別：公開公報
出願番号（国際出願番号）：特願2005-012981
公開番号（公開出願番号）：特開2005-229107
出願日： 2005年01月20日
公開日（公表日）： 2005年08月25日
要約：
【課題】 ゲートオールアラウンド(Gate All Around:GAA)構造を有する電界効果トランジスタ及びその製造方法を提供するにある。【解決手段】 電界効果トランジスタの製造方法において、半導体基板の大抵上層の一部に互いに離隔され前記半導体基板の上層を支持する下層の表面上部から突出した第1及び第2活性領域を形成する段階と、前記下層の表面上部とは垂直的に離隔され、前記第1及び第2活性領域の間を連結するブリッジ形状の第3活性領域を形成する段階と、前記第3活性領域を覆うゲート絶縁膜を形成した後、前記第3活性領域がチャンネルとして機能するようにゲート電極を前記ゲート絶縁膜に形成する段階と、を含む。【選択図】 図1
請求項（抜粋）：
電界効果トランジスタの製造方法において、 半導体基板の大抵の上層の一部に、互いに離隔され、前記半導体基板の上層を支持する下層の表面上部から突出した第1及び第2活性領域を形成する段階と、 前記下層の表面上部と垂直に離隔され、前記第1及び第2活性領域の間を連結するブリッジ形状の第3活性領域を形成する段階と、 前記第3活性領域を覆うゲート絶縁膜を形成した後、前記第3活性領域がチャンネルとして機能するようにゲート電極を前記ゲート絶縁膜に形成する段階と、 を含むことを特徴とする電解効果トランジスタの製造方法。
IPC (7件)：
H01L29/786 ,  H01L21/28 ,  H01L21/8234 ,  H01L27/08 ,  H01L27/088 ,  H01L29/423 ,  H01L29/49
FI (8件)：
H01L29/78 617K ,  H01L21/28 301A ,  H01L21/28 301S ,  H01L27/08 331E ,  H01L27/08 102B ,  H01L27/08 102C ,  H01L29/78 618C ,  H01L29/58 G
Fターム (60件)：
4M104AA01 ,  4M104AA09 ,  4M104BB01 ,  4M104BB28 ,  4M104BB40 ,  4M104DD43 ,  4M104DD55 ,  4M104DD75 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F048AA01 ,  5F048AA07 ,  5F048AC01 ,  5F048BA01 ,  5F048BA12 ,  5F048BA16 ,  5F048BB01 ,  5F048BB06 ,  5F048BB07 ,  5F048BB08 ,  5F048BB14 ,  5F048BC01 ,  5F048BC06 ,  5F048BD01 ,  5F048BD04 ,  5F048BD06 ,  5F048DA23 ,  5F110AA30 ,  5F110CC10 ,  5F110DD05 ,  5F110DD13 ,  5F110EE05 ,  5F110EE09 ,  5F110EE22 ,  5F110EE32 ,  5F110EE42 ,  5F110EE45 ,  5F110FF02 ,  5F110FF12 ,  5F110FF23 ,  5F110GG02 ,  5F110GG12 ,  5F110GG22 ,  5F110GG24 ,  5F110GG25 ,  5F110GG32 ,  5F110GG34 ,  5F110GG52 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HM02 ,  5F110NN02 ,  5F110NN23 ,  5F110NN35 ,  5F110QQ02 ,  5F110QQ03 ,  5F110QQ05 ,  5F110QQ11 ,  5F110QQ19
引用特許：
出願人引用 (2件)
  • 米国特許第4,996,574号明細書
  • 米国特許第6,495,403号明細書
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM