特許
J-GLOBAL ID:200903041559774565

半導体装置の製造方法及び基板処理装置

発明者:
出願人/特許権者:
代理人 (3件): 油井 透 ,  阿仁屋 節雄 ,  清野 仁
公報種別:公開公報
出願番号(国際出願番号):特願2003-063337
公開番号(公開出願番号):特開2004-006699
出願日: 2003年03月10日
公開日(公表日): 2004年01月08日
要約:
【課題】反応室内に堆積した累積膜からの離脱ガスの影響を効果的、効率的に抑制するとともに、インキュベーションタイムを低減し、薄膜の平坦性を向上させる。【解決手段】半導体装置の製造方法は、前処理工程と成膜工程とを含む。前処理工程は、基板温度を成膜温度まで昇温させる基板昇温の途中で、水素ラジカルを基板上に供給するRPH(リモートプラズマ水素化)処理を行い(202)、その後、窒素ラジカルを基板上に供給するRPN(リモートプラズマ窒化)処理を行い(203)、その後、酸素ラジカルを基板上に供給するRPO(リモートプラズマ酸化)処理を行う(204)。成膜工程は、基板温度を成膜温度まで昇温後、熱CVD法により基板上に原料ガスを供給して成膜処理した後(205)、RPO処理を行う(206)。この成膜工程では、基板上への成膜原料供給とRPO処理を複数回繰り返すとよい。【選択図】 図1
請求項(抜粋):
自然酸化膜を除去した基板に対して、窒素を含むガスを活性化して供給する窒素前処理工程と、酸素を含むガスを活性化して供給する酸素前処理工程とを含む前処理工程と、 この前処理工程の後に、前記基板上に金属薄膜又は金属酸化薄膜を形成する成膜工程と を有することを特徴とする半導体装置の製造方法。
IPC (5件):
H01L21/316 ,  C23C16/02 ,  H01L21/28 ,  H01L21/285 ,  H01L21/31
FI (5件):
H01L21/316 X ,  C23C16/02 ,  H01L21/28 B ,  H01L21/285 C ,  H01L21/31 B
Fターム (48件):
4K030AA11 ,  4K030BA42 ,  4K030CA04 ,  4K030DA03 ,  4K030DA04 ,  4K030FA10 ,  4K030LA15 ,  4M104BB04 ,  4M104BB14 ,  4M104BB30 ,  4M104BB32 ,  4M104BB36 ,  4M104DD22 ,  4M104DD43 ,  4M104DD44 ,  4M104DD45 ,  5F045AA04 ,  5F045AB31 ,  5F045AC00 ,  5F045AC11 ,  5F045AC12 ,  5F045AC15 ,  5F045AC16 ,  5F045AD07 ,  5F045AD08 ,  5F045AD09 ,  5F045BB01 ,  5F045EB06 ,  5F045EB08 ,  5F045EB15 ,  5F045EE13 ,  5F045EE14 ,  5F045EF05 ,  5F045EH18 ,  5F045EK07 ,  5F045HA01 ,  5F045HA03 ,  5F045HA11 ,  5F045HA22 ,  5F045HA25 ,  5F058BA06 ,  5F058BA11 ,  5F058BC03 ,  5F058BE04 ,  5F058BF06 ,  5F058BF27 ,  5F058BF72 ,  5F058BH12
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る