特許
J-GLOBAL ID：200903042267850321

半導体装置の製造方法および半導体装置

発明者：
村山 里奈

村山 里奈 について

, 
住川 雅人

住川 雅人 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (3件)： 西教 圭一郎 ,  杉山 毅至 ,  廣瀬 峰太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2003-303377
公開番号（公開出願番号）：特開2005-072489
出願日： 2003年08月27日
公開日（公表日）： 2005年03月17日
要約：
【課題】 高温条件および真空条件を緩和することができるとともに製造を容易に行うことができる半導体装置の製造方法および半導体装置を提供する。【解決手段】 貫通配線形成工程では、半導体基板12の厚み方向Aに貫通する貫通配線13が形成される。絶縁物塗布工程では、半導体基板12の第1表面部12aに、絶縁材料から成る絶縁物14が塗布される。第1の加熱工程では、前記絶縁物14および半導体基板12に対してプリベークが行われる。導電ペースト塗布工程では、絶縁物14の一表面部に導電ペースト15が塗布される。第2の加熱工程では、絶縁物14のハードベークと、導電ペースト15の焼結とが略同時に行われる。【選択図】 図1
請求項（抜粋）：
半導体基板に形成する貫通配線であって、半導体基板の厚み方向に貫通する貫通配線を形成する貫通配線形成工程と、 半導体基板の厚み方向一方側の一表面部に、絶縁材料から成る絶縁物を塗布する絶縁物塗布工程と、 前記絶縁物および半導体基板に対してプリベークする第1の加熱工程と、 絶縁物の一表面部に導電ペーストを塗布する導電ペースト塗布工程と、 絶縁物のハードベークと、導電ペーストの焼結とを略同時に行う第2の加熱工程とを含むことを特徴とする半導体装置の製造方法。
IPC (1件)：
H01L21/3205
FI (1件)：
H01L21/88 J
Fターム (23件)：
5F033HH07 ,  5F033HH11 ,  5F033HH13 ,  5F033HH14 ,  5F033MM30 ,  5F033PP06 ,  5F033PP26 ,  5F033PP27 ,  5F033QQ07 ,  5F033QQ11 ,  5F033QQ13 ,  5F033QQ28 ,  5F033QQ47 ,  5F033QQ73 ,  5F033QQ74 ,  5F033RR04 ,  5F033RR06 ,  5F033RR21 ,  5F033SS11 ,  5F033SS22 ,  5F033TT07 ,  5F033VV12 ,  5F033XX19
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM