特許
J-GLOBAL ID：200903043733185291
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-163292
公開番号（公開出願番号）：特開2000-353722
出願日： 1999年06月10日
公開日（公表日）： 2000年12月19日
要約：
【要約】【課題】 半導体素子が小チップである場合、その都度、チップ単位(半導体素子単位)で各製造工程を通じて半導体装置を製造しなければならず、フリップチップ実装における量産工程においては、製造リードタイム上の課題となっていた。【解決手段】 半導体素子11の電極パッド上に突起電極2を形成する際は、複数個の半導体素子11よりなるチップブロック10の状態で行い、その後は個別の半導体素子の状態で処理するものである。したがって、突起電極形成の際の製造タクトを大幅に短縮し、フリップチップ実装の製造リードタイムを短縮し、効果的な製造工程を実現することができる。特に1枚の半導体ウェハー中に多数の半導体素子が形成された場合のように、1チップ当たりのサイズが小さい場合はそれだけ突起電極形成のための製造時間を要するものであり、その時間を短縮することにより、全体として製造リードタイムを短縮できるものである。
請求項（抜粋）：
量産工程において、複数の半導体素子が形成された半導体ウェハーに対して、複数個の半導体素子を1つのチップブロックとして分割する工程と、前記チップブロックの各半導体素子の電極パッド上に突起電極を形成する工程と、前記チップブロックを個々の半導体素子に分割する工程と、前記半導体素子の前記突起電極が形成された面を導電性接着剤層が形成された基板に対して押圧し、引き上げることにより前記半導体素子の前記突起電極の先端部領域にのみ導電性接着剤を形成する工程と、前記半導体素子の前記導電性接着剤が形成された突起電極面と被接合基板の電極が形成された面とを対向させ、そして前記突起電極上の前記導電性接着剤を前記被接合基板の電極に接触させて押圧し、前記半導体素子上の前記突起電極と前記被接合基板上の電極とを接合する工程とよりなることを特徴とする半導体装置の製造方法。
Fターム (3件)：
5F044KK01
, 5F044QQ04
, 5F044RR19
出願人引用 (7件)
全件表示
審査官引用 (8件)
全件表示
前のページに戻る
