特許
J-GLOBAL ID：200903044130447182

等化回路を有する受信回路

発明者：
木船 雅也

木船 雅也 について

, 
田村 泰孝

田村 泰孝 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (2件)： 土井 健二 ,  林 恒徳
公報種別：公開公報
出願番号（国際出願番号）：特願2004-115590
公開番号（公開出願番号）：特開2005-303607
出願日： 2004年04月09日
公開日（公表日）： 2005年10月27日
要約：
【課題】データレートが高くなっても、適切にISIを抑制できる等化パラメータの調整を可能にする。【解決手段】受信回路は、伝送媒体を伝播した受信信号を等化する等化回路(30)と、等化回路のアナログ出力信号(an)をデータサンプルタイミング(DCT)で検出してデジタル信号(dn)を出力するデータ検出回路(32)と、等化回路のアナログ出力信号のデータバウンダリの位相変動量(dP)を検出し、当該データバウンダリの位相変動量が小さくなるように等化回路の特性を制御する等化特性制御ユニット(38,52)とを有する。等化特性制御ユニットは、ISIの程度を等化回路のアナログ出力信号のデータバウンダリの位相変動量(dP)によって監視し、そのデータバウンダリの位相変動量が小さくなるように等化回路特性を調節する。従って、データレートの高い信号であってもデータアイのセンタタイミングを高精度に制御する必要がなく、簡単に等化回路の等化特性を最適化し、符号間干渉を補償することができる。【選択図】 図11
請求項（抜粋）：
伝送媒体を伝播した受信信号を受信する受信回路において、 前記受信信号を等化する等化回路と、 前記等化回路のアナログ出力信号をデータサンプルタイミングで検出してデジタル信号を出力するデータ検出回路と、 前記等化回路の前記データサンプルタイミングでのアナログ出力信号とデジタル信号とから符号間干渉レベルを検出する符号間干渉検出回路と、 前記符号間干渉検出回路が検出する符号間干渉レベルを最小にするように前記等化回路の特性を制御する等化回路特性制御ユニットと、 インパルスに対する等化回路のアナログ出力波形の振幅と理想インパルス応答波形の振幅との差が最小になる最小サンプルタイミングに前記データサンプルタイミングを制御するデータサンプルタイミング制御ユニットとを有することを特徴とする受信回路。
IPC (3件)：
H04B3/06 ,  H04B3/18 ,  H04L25/03
FI (3件)：
H04B3/06 Z ,  H04B3/18 ,  H04L25/03 C
Fターム (13件)：
5K029AA03 ,  5K029BB03 ,  5K029CC01 ,  5K029DD29 ,  5K029HH00 ,  5K029HH05 ,  5K046AA01 ,  5K046BA06 ,  5K046BB05 ,  5K046EE05 ,  5K046EE23 ,  5K046EE32 ,  5K046EE47
引用特許：
出願人引用 (3件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM