特許
J-GLOBAL ID：200903044305754407

ホールパターン形成方法及び半導体装置の製造方法

発明者：
伊東 健志

伊東 健志 について

, 
藤澤 忠仁

藤澤 忠仁 について

, 
橋本 耕治

橋本 耕治 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (7件)： 三好 秀和 ,  岩▲崎▼ 幸邦 ,  川又 澄雄 ,  中村 友之 ,  伊藤 正和 ,  高橋 俊一 ,  高松 俊雄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-364387
公開番号（公開出願番号）：特開2005-129761
出願日： 2003年10月24日
公開日（公表日）： 2005年05月19日
要約：
【課題】露光装置の解像度と同程度以下の間隔で複数のホールの配列を形成するホールパターン形成方法を提供する。【解決手段】下地膜に塗布した第1のレジスト膜に、解像度以上の開口部の幅と隣接する開口部相互の間隔で配列された複数の第1のレジスト開口パターンを形成し、第1のレジスト開口パターンに第1のスペースシュリンクプロセスを適用して下地膜に解像度以下の寸法の複数のホール94a〜94fを有する第1のホールパターン94を形成し、第1のレジスト膜を除去後下地膜上に新たに塗付した第2のレジスト膜に、解像度以上の開口部の幅を有する第2のレジスト開口パターンを第1のレジスト開口パターン相互の間の第2のレジスト膜に形成し、第2のレジスト開口パターンに第2のスペースシュリンクプロセスを適用して下地膜80bに解像度以下の寸法の複数の新たなホール102a〜102fを有する第2のホールパターン102を形成する。【選択図】図19
請求項（抜粋）：
露光装置の解像度と同程度以下の間隔で複数のホールの配列を形成する方法であって、 第1のレジスト膜を下地膜に塗布し、 前記解像度以上の開口部の幅と隣接する開口部相互の間隔で配列された複数の第1のレジスト開口パターンを前記第1のレジスト膜に形成し、 前記第1のレジスト開口パターンに第1のスペースシュリンクプロセスを適用して前記下地膜に前記解像度以下の寸法の複数のホールを有する第1のホールパターンを形成し、 前記第1のレジスト膜を除去後前記下地膜上に新たに第2のレジスト膜を塗付し、 前記解像度以上の開口部の幅を有する第2のレジスト開口パターンを、前記第1のレジスト開口パターン相互の間の前記第2のレジスト膜に形成し、 前記第2のレジスト開口パターンに第2のスペースシュリンクプロセスを適用して前記下地膜に前記解像度以下の寸法の複数の新たなホールを有する第2のホールパターンを形成する ことを含むことを特徴とするホールパターン形成方法。
IPC (4件)：
H01L21/027 ,  G03F7/20 ,  G03F7/40 ,  H01L21/28
FI (5件)：
H01L21/30 514A ,  G03F7/20 521 ,  G03F7/40 511 ,  H01L21/28 D ,  H01L21/30 570
Fターム (11件)：
2H096AA25 ,  2H096HA05 ,  4M104DD06 ,  4M104DD62 ,  4M104HH14 ,  5F046AA05 ,  5F046AA20 ,  5F046BA04 ,  5F046BA05 ,  5F046JA22 ,  5F046LA18
引用特許：
出願人引用 (2件) 審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM