特許
J-GLOBAL ID：200903044617627232

半導体装置および半導体装置の製造方法

発明者：
高橋 信明

高橋 信明 について

, 
小室 雅宏

小室 雅宏 について

, 
副島 康志

副島 康志 について

, 
松井 聡

松井 聡 について

, 
川野 連也

川野 連也 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 速水 進治
公報種別：公開公報
出願番号（国際出願番号）：特願2006-229923
公開番号（公開出願番号）：特開2008-053568
出願日： 2006年08月25日
公開日（公表日）： 2008年03月06日
要約：
【課題】貫通電極の形成に時間を要さず、貫通電極内でのボイドの発生を抑制できる半導体装置、およびこの半導体装置の製造方法を提供すること。【解決手段】半導体装置1は、孔111が形成された絶縁性あるいは半導体の層11と、層11の孔111内に設けられた貫通電極12と、を備える。貫通電極12は、シード層121と、めっき層122と、を備える。シード層121は、孔111の底面111Aを覆う。また、シード層121は、孔111の側面111Bのうち、孔111の開口から、孔111の開口と孔111の底面111Aとの間の所定の位置までの第1の領域を未被覆とし、この第1の領域(未被覆領域)111B1を除いた第二の領域を被覆している。めっき層122は、シード層121と、未被覆領域111B1の少なくとも一部を覆う。【選択図】図1
請求項（抜粋）：
孔が形成された絶縁性あるいは半導体の層と、 前記層の前記孔内に設けられた貫通電極とを備えた半導体装置であって、 前記貫通電極は、前記孔の底面を覆うととともに、前記孔の側面のうち、前記孔の開口から、前記孔の開口と前記孔の底面との間の所定の位置までの第1の領域を未被覆とし、前記所定の位置から、前記孔の底面までの第2の領域を覆うシード層と、 めっき層とを備え、 前記めっき層は、前記シード層と、前記第1の領域の少なくとも一部とを覆う半導体装置。
IPC (4件)：
H01L 21/320 ,  H01L 23/52 ,  H01L 23/12 ,  H01L 21/60
FI (3件)：
H01L21/88 J ,  H01L23/12 501P ,  H01L21/92 602J
Fターム (31件)：
5F033JJ07 ,  5F033JJ11 ,  5F033JJ13 ,  5F033JJ17 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ23 ,  5F033JJ32 ,  5F033JJ33 ,  5F033MM30 ,  5F033NN02 ,  5F033NN06 ,  5F033NN07 ,  5F033NN30 ,  5F033PP15 ,  5F033PP19 ,  5F033PP28 ,  5F033QQ01 ,  5F033QQ07 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ28 ,  5F033QQ37 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033SS11 ,  5F033TT07 ,  5F033VV07 ,  5F033XX02
引用特許：
出願人引用 (2件)
  • 特開昭63-127550号公報
  • 半導体装置の製造方法
    公報種別：公開公報   出願番号：特願2004-108442   出願人：NECエレクトロニクス株式会社
審査官引用 (11件)
  • 特開平3-046353
  • 特開平3-046353
  • 特開平3-153057
全件表示

前のページに戻る

TOP

BOTTOM