特許
J-GLOBAL ID：200903045377914421

半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法

発明者：
小 島 章 弘

小 島 章 弘 について

, 
大 内 淳 子

大 内 淳 子 について

, 
林 久 貴

林 久 貴 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (5件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公開公報
出願番号（国際出願番号）：特願2004-105896
公開番号（公開出願番号）：特開2004-363558
出願日： 2004年03月31日
公開日（公表日）： 2004年12月24日
要約：
【課題】 低誘電率絶縁膜の劣化を防ぎ、低誘電率絶縁膜上に堆積したレジストマスクを効率的に剥離可能にする。【解決手段】 半導体基板1上に低誘電率絶縁膜5を形成する工程と、低誘電率絶縁膜上にレジストパターン6を形成する工程と、レジストパターンをマスクとして低誘電率絶縁膜をエッチングする工程と、アンモニウムイオンによるプラズマ処理によってレジストパターン6を剥離する工程と、を備えている。【選択図】 図2
請求項（抜粋）：
半導体基板上に低誘電率絶縁膜を形成する工程と、 前記低誘電率絶縁膜上にレジストパターンを形成する工程と、 前記レジストパターンをマスクとして前記低誘電率絶縁膜をエッチングする工程と、 アンモニウムイオンによるプラズマ処理によって前記レジストパターンを剥離する工程と、 を備えたことを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L21/3065 ,  G03F7/42 ,  H01L21/027 ,  H01L21/768
FI (4件)：
H01L21/302 104H ,  G03F7/42 ,  H01L21/90 J ,  H01L21/30 572A
Fターム (32件)：
2H096AA25 ,  2H096HA23 ,  2H096JA04 ,  2H096LA07 ,  5F004AA08 ,  5F004AA15 ,  5F004BA04 ,  5F004BD01 ,  5F004DA00 ,  5F004DA22 ,  5F004DA23 ,  5F004DB26 ,  5F033HH11 ,  5F033JJ11 ,  5F033KK11 ,  5F033MM01 ,  5F033MM02 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ12 ,  5F033QQ13 ,  5F033QQ21 ,  5F033QQ37 ,  5F033QQ93 ,  5F033RR01 ,  5F033RR25 ,  5F033SS11 ,  5F033SS22 ,  5F033WW01 ,  5F033XX24 ,  5F033XX28 ,  5F046MA12
引用特許：
出願人引用 (1件) 審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM