特許
J-GLOBAL ID：200903045542391579
半導体装置のキャパシタ及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
大塚 康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-304680
公開番号（公開出願番号）：特開平10-150161
出願日： 1996年11月15日
公開日（公表日）： 1998年06月02日
要約：
【要約】【課題】 抵抗が著しく減少し、不純物の外向拡散も根本的に防止することができる半導体装置のキャパシタ及びその製造方法を提供する。【解決手段】 本発明の半導体装置のキャパシタは、半導体基板上に形成されたコンタクトホールを有する層間絶縁膜25,29と、前記コンタクトホールを通して前記基板に接続される金属プラグ31aと、前記金属プラグに連結されるストレージノード33と、前記ストレージノード上に形成された誘電膜35と、前記誘電膜上に形成されたプレートノード37とを含む。これによれば、ストリージノード用のコンタクトホールに埋め込まれるストレージノードの柱部に不純物が含まれない低抵抗の金属を用いることにより、抵抗が著しく減少し、不純物の外向拡散も根本的に防止することができる。
請求項（抜粋）：
半導体基板上に形成されたコンタクトホールを有する層間絶縁膜と、前記コンタクトホールを通じて前記基板に接続される金属プラグと、前記金属プラグに連結されるストレージノードと、前記ストレージノード上に形成された誘電膜と、前記誘電膜上に形成されたプレートノードとを含むことを特徴とする半導体装置のキャパシタ。
IPC (4件)：
H01L 27/108
, H01L 21/8242
, H01L 27/04
, H01L 21/822
H01L 27/10 621 C
, H01L 27/04 C
