特許
J-GLOBAL ID:200903045732590780

半導体層の形成方法

発明者:
出願人/特許権者:
代理人 (1件): 上島 淳一
公報種別:公開公報
出願番号(国際出願番号):特願平11-354563
公開番号(公開出願番号):特開2001-176804
出願日: 1999年12月14日
公開日(公表日): 2001年06月29日
要約:
【要約】【課題】煩雑な工程を必要とすることなしに、当該半導体層中の構造欠陥の欠陥密度、特に、貫通転位の転位密度を大幅に低減させることができるようにして、作業時間の短縮化を図ることができるとともに、製造コストを低減することのできる半導体層の形成方法を提供する。【解決手段】半導体層を形成する半導体層の形成方法において、半導体層中の構造欠陥を抑制する構造欠陥抑制物質を、当該半導体層が形成される物質層の表面に供給する。
請求項(抜粋):
半導体層を形成する半導体層の形成方法において、半導体層中の構造欠陥を抑制する構造欠陥抑制物質を供給することを特徴とする半導体層の形成方法。
IPC (4件):
H01L 21/205 ,  H01L 21/203 ,  H01L 33/00 ,  H01S 5/343
FI (4件):
H01L 21/205 ,  H01L 21/203 Z ,  H01L 33/00 C ,  H01S 5/343
Fターム (76件):
5F041AA31 ,  5F041AA40 ,  5F041CA23 ,  5F041CA33 ,  5F041CA34 ,  5F041CA40 ,  5F041CA65 ,  5F041CA77 ,  5F045AA04 ,  5F045AA05 ,  5F045AA11 ,  5F045AA18 ,  5F045AA19 ,  5F045AB02 ,  5F045AB05 ,  5F045AB06 ,  5F045AB07 ,  5F045AB09 ,  5F045AB11 ,  5F045AB12 ,  5F045AB14 ,  5F045AB17 ,  5F045AB18 ,  5F045AB22 ,  5F045AB23 ,  5F045AC01 ,  5F045AC07 ,  5F045AC08 ,  5F045AC09 ,  5F045AC12 ,  5F045AD14 ,  5F045AD15 ,  5F045AE23 ,  5F045AF02 ,  5F045AF03 ,  5F045AF04 ,  5F045AF06 ,  5F045AF09 ,  5F045BB08 ,  5F045BB12 ,  5F045CA11 ,  5F045DA53 ,  5F045DQ08 ,  5F045EE12 ,  5F045EE18 ,  5F045EE19 ,  5F045HA18 ,  5F045HA19 ,  5F073CA07 ,  5F073CB02 ,  5F073CB04 ,  5F073CB05 ,  5F073CB07 ,  5F073DA05 ,  5F073DA35 ,  5F103AA04 ,  5F103AA05 ,  5F103AA08 ,  5F103BB06 ,  5F103DD02 ,  5F103DD03 ,  5F103DD04 ,  5F103DD05 ,  5F103DD06 ,  5F103DD07 ,  5F103DD08 ,  5F103DD11 ,  5F103DD13 ,  5F103DD16 ,  5F103DD17 ,  5F103DD21 ,  5F103DD23 ,  5F103HH03 ,  5F103LL02 ,  5F103RR01 ,  5F103RR08
引用特許:
審査官引用 (10件)
全件表示

前のページに戻る