特許
J-GLOBAL ID：200903046338069818

電気光学装置及び電子機器

発明者：
倉科 久樹

倉科 久樹 について

, 
山▲崎▼ 康二

山▲崎▼ 康二 について

, 
河田 英徳

河田 英徳 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (3件)： 上柳 雅誉 ,  藤綱 英吉 ,  須澤 修
公報種別：公開公報
出願番号（国際出願番号）：特願2003-321787
公開番号（公開出願番号）：特開2004-170915
出願日： 2003年09月12日
公開日（公表日）： 2004年06月17日
要約：
【課題】 電気光学装置において、基板上の積層構造物の平坦性を可能な限り維持するとともに、該積層構造中に形成されるコンタクトホールに起因した光漏れをなくすこと等で、高品質な画像を表示する。【解決手段】 基板上に、データ線(6a)、走査線(3a)、画素電極(9a)及びTFT(30)が積層構造の一部をなして備えられている。この基板上には更に、TFT及び画素電極に電気的に接続された蓄積容量(70)と、データ線及び画素電極間に配置されたシールド層(400)と、前記画素電極の下地として配置された層間絶縁膜(43)とが、前記積層構造の一部をなして備えられている。このうち層間絶縁膜には、TFT及び画素電極間を電気的に接続するコンタクトホール(89)が備えられており、その内部の全領域には導電性材料からなる充填材(409a)を備えてなり、前記層間絶縁膜の表面は平坦化処理が施されている。【選択図】 図4
請求項（抜粋）：
基板上に、第1方向に延在するデータ線及び該データ線に交差する第2方向に延在する走査線、並びに、前記データ線及び前記走査線の交差領域に対応するように配置された画素電極及び薄膜トランジスタが積層構造の一部をなして備えられた電気光学装置であって、 前記基板上には更に、 前記薄膜トランジスタ及び前記画素電極に電気的に接続された蓄積容量と、 前記データ線及び前記画素電極間に配置されたシールド層と、 前記画素電極の下地として配置された層間絶縁膜とが、前記積層構造の一部をなして備えられてなり、 前記層間絶縁膜には前記薄膜トランジスタ及び前記画素電極間を電気的に接続するためのコンタクトホールが備えられてなり、 前記コンタクトホールの内部の全領域には充填材を備えていることを特徴とする電気光学装置。
IPC (6件)：
G09F9/30 ,  G02F1/1333 ,  G02F1/1343 ,  G02F1/1368 ,  G02F1/167 ,  H05B33/14
FI (8件)：
G09F9/30 338 ,  G09F9/30 330Z ,  G09F9/30 349C ,  G02F1/1333 505 ,  G02F1/1343 ,  G02F1/1368 ,  G02F1/167 ,  H05B33/14 A
Fターム (45件)：
2H090HA02 ,  2H090HA05 ,  2H090HA06 ,  2H090HB08X ,  2H090HC05 ,  2H090HC10 ,  2H090HD03 ,  2H090HD06 ,  2H090JA02 ,  2H090JC06 ,  2H090JD01 ,  2H090LA01 ,  2H090MA00 ,  2H092GA29 ,  2H092HA01 ,  2H092JA24 ,  2H092JA46 ,  2H092JB51 ,  2H092JB58 ,  2H092PA09 ,  3K007AB17 ,  3K007BA06 ,  3K007DB03 ,  3K007FA01 ,  3K007GA00 ,  5C094AA03 ,  5C094AA25 ,  5C094AA48 ,  5C094AA55 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094DA13 ,  5C094DB01 ,  5C094DB04 ,  5C094EA04 ,  5C094EB02 ,  5C094ED15 ,  5C094FA01 ,  5C094FA04 ,  5C094FB01 ,  5C094FB12 ,  5C094FB15 ,  5C094FB16 ,  5C094FB19
引用特許：
出願人引用 (1件) 審査官引用 (18件)
全件表示

前のページに戻る

TOP

BOTTOM