特許

J-GLOBAL ID：200903046412961558

半導体装置

発明者： 室田 淳一 ,  土屋 敏章 ,  松浦 孝 ,  櫻庭 政夫
出願人/特許権者： 東北大学長
代理人 (1件)： 鈴江 武彦 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-222807
公開番号（公開出願番号）：特開2002-043576
出願日： 2000年07月24日
公開日（公表日）： 2002年02月08日
要約：

【要約】【課題】 CMOSFET構成のLSI等の形成を容易にし、電子移動度および正孔移動度の向上により、チャネル電流を増大して各素子の高性能化を図る。【解決手段】 基板(8)と、該基板上に形成された絶縁層(7)と、該絶縁層上に順次形成された第1のSi層(3,6)/SiGe層(2,5)/第2のSi層(1,4)を含む積層領域とを有し、表面側の上記第2のSi層(1,4)と上記SiGe層は、積層領域の各層のそれぞれの格子定数の差に基づく歪を有しており、該積層領域にはnMOSFET(17)およびpMOSFET(18)が形成され、nMOSFETは歪を有する上記第2のSi層をチャネルとする表面チャネルを有し、上記pMOSFETは、歪を有するSiGe層をチャネルとする埋め込みチャネルと、上記第2のSi層をチャネルとする表面チャネルとの二重チャネルを有する半導体装置。

請求項（抜粋）：

基板と、前記基板上に形成された絶縁層と、前記絶縁層上に順次形成された第1のSi層/SiGe層/第2のSi層を含む積層領域とを有し、表面側の前記第2のSi層と前記SiGe層は、前記積層領域の各層のそれぞれの格子定数の差に基づく歪を有しており、前記積層領域にはnMOSFETおよびpMOSFETが形成され、前記nMOSFETは歪を有する前記第2のSi層をチャネルとする表面チャネルを有し、前記pMOSFETは、歪を有する前記SiGe層をチャネルとする埋め込みチャネルと、歪を有する前記第2のSi層をチャネルとする表面チャネルとの二重チャネルを有することを特徴とする半導体装置。

IPC (4件)：

H01L 29/786 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/12

FI (4件)：

H01L 27/12 E ,  H01L 29/78 618 B ,  H01L 27/08 321 C ,  H01L 29/78 618 E

Fターム (27件)：

5F048AA08 ,  5F048AC04 ,  5F048BA04 ,  5F048BA14 ,  5F048BA16 ,  5F048BD05 ,  5F048BG01 ,  5F048BG14 ,  5F048DA24 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE31 ,  5F110GG01 ,  5F110GG02 ,  5F110GG06 ,  5F110GG12 ,  5F110GG19 ,  5F110GG35 ,  5F110GG44 ,  5F110GG52 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HJ15 ,  5F110HJ23 ,  5F110QQ17

引用特許：

審査官引用 (3件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2000-341732   出願人：松下電器産業株式会社
• 集積CMOS回路装置及びその製造方法
  公報種別：公開公報   出願番号：特願平9-276394   出願人：シーメンスアクチエンゲゼルシヤフト
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平4-000324   出願人：株式会社東芝