特許
J-GLOBAL ID：200903048207059135

リングオシレータ回路

発明者：
藤田 知広

藤田 知広 について


出願人/特許権者：
川崎マイクロエレクトロニクス株式会社

川崎マイクロエレクトロニクス株式会社 について


代理人 (2件)： 渡辺 望稔 ,  三和 晴子
公報種別：公開公報
出願番号（国際出願番号）：特願2005-030090
公開番号（公開出願番号）：特開2006-217455
出願日： 2005年02月07日
公開日（公表日）： 2006年08月17日
要約：
【課題】従来よりも細かい可変幅で発振周期を微調整することができるリングオシレータ回路を提供する。 【解決手段】リングオシレータ本体は、複数の論理ゲートのうちの1つが2入力以上の切替回路であって、切替回路の出力信号が、第1の経路を介して入力される第1の信号に応じて立ち上がり、第2の経路を介して入力され、第1の信号と同一極性で伝播遅延時間が2段分のインバータの遅延時間に相当する時間だけ異なる第2の信号に応じて立ち下がる。デューティ補正回路は、複数の論理ゲートのうちの1つである第1の論理ゲートの出力信号の立ち上がりを検出する第1の検出回路と、第1の論理ゲートの次の段の第2の論理ゲートとなるインバータの、第1の論理ゲートの出力信号と逆極性の出力信号の立ち上がりを検出する第2の検出回路と、第1および第2の検出回路の出力信号を合成する合成回路と、合成回路の出力信号を2分周し、クロックとして出力する分周器とを備える。【選択図】図6
請求項（抜粋）：
複数の論理ゲートがリング状に接続されて構成されたリングオシレータ本体と、該リングオシレータ本体から出力される信号のデューティを補正するデューティ補正回路とを備えるリングオシレータ回路であって、 前記リングオシレータ本体は、前記複数の論理ゲートのうちの1つが2入力以上の切替回路であって、該切替回路の出力信号が、第1の経路を介して入力される第1の信号に応じて立ち上がり、第2の経路を介して入力され、前記第1の信号と同一極性で伝播遅延時間が2段分のインバータの遅延時間に相当する時間だけ異なる第2の信号に応じて立ち下がるものであり、 前記デューティ補正回路は、前記複数の論理ゲートのうちの1つである第1の論理ゲートの出力信号の立ち上がりを検出する第1の検出回路と、前記第1の論理ゲートの次の段の第2の論理ゲートとなるインバータの、前記第1の論理ゲートの出力信号と逆極性の出力信号の立ち上がりを検出する第2の検出回路と、前記第1および第2の検出回路の出力信号を合成する合成回路と、該合成回路の出力信号を2分周し、クロックとして出力する分周器とを備えることを特徴とするリングオシレータ回路。
IPC (2件)：
H03K 3/03 ,  H03K 5/05
FI (2件)：
H03K3/03 ,  H03K5/05
Fターム (10件)：
5J001BB05 ,  5J001BB09 ,  5J001BB10 ,  5J001BB12 ,  5J001BB20 ,  5J001BB24 ,  5J001DD09 ,  5J043AA22 ,  5J043LL01 ,  5J043MM01
引用特許：
出願人引用 (3件)
  • 特開平3-217917号公報
  • 特開昭63-211919号公報
  • 特許第2933286号公報
審査官引用 (14件)
全件表示

前のページに戻る

TOP

BOTTOM