特許
J-GLOBAL ID:200903049057673294
半導体装置及びその製造方法
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
前田 弘 (外7名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-277988
公開番号(公開出願番号):特開2002-203858
出願日: 2001年09月13日
公開日(公表日): 2002年07月19日
要約:
【要約】【課題】 絶縁膜に形成された凹部の底面及び壁面並びに絶縁膜の上に第1の金属膜を堆積した後、該第1の金属膜の上に第2の金属膜を堆積し、その後、第1の金属膜と第2の金属膜との積層膜に対してCMP法を行なう場合に、第2の金属膜に対するCMP工程の終点を精度良く検出できるようにする。【解決手段】 半導体基板10の上に下層の金属配線が形成され、該金属配線の上に層間絶縁膜15が堆積されている。層間絶縁膜15に形成されたヴィアホールには、チタン膜18、窒化チタン膜19及びタングステン膜20からなるプラグ21が埋め込まれている。タングステン膜20の結晶面は、(110)面に配向している。
請求項(抜粋):
半導体基板上の絶縁膜に形成された凹部の底面及び壁面に堆積された第1の金属膜と、前記凹部における前記第1の金属膜の上に埋め込まれた第2の金属膜とを備え、前記第2の金属膜は、結晶面が(110)面に配向しているタングステンの多結晶膜よりなることを特徴とする半導体装置。
IPC (2件):
H01L 21/3205
, H01L 21/768
FI (2件):
H01L 21/88 M
, H01L 21/90 A
Fターム (32件):
5F033HH08
, 5F033HH18
, 5F033HH33
, 5F033JJ18
, 5F033JJ19
, 5F033JJ33
, 5F033KK08
, 5F033KK18
, 5F033KK33
, 5F033LL07
, 5F033MM08
, 5F033NN17
, 5F033PP02
, 5F033PP04
, 5F033PP06
, 5F033PP09
, 5F033PP11
, 5F033PP15
, 5F033PP21
, 5F033PP22
, 5F033PP33
, 5F033QQ00
, 5F033QQ09
, 5F033QQ14
, 5F033QQ28
, 5F033QQ48
, 5F033RR04
, 5F033RR08
, 5F033RR11
, 5F033SS15
, 5F033WW02
, 5F033WW04
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る