特許
J-GLOBAL ID:200903049492750314
半導体記憶装置及び携帯電子機器
発明者:
,
,
,
出願人/特許権者:
代理人 (3件):
山本 秀策
, 安村 高明
, 大塩 竹志
公報種別:公開公報
出願番号(国際出願番号):特願2003-142509
公開番号(公開出願番号):特開2004-348809
出願日: 2003年05月20日
公開日(公表日): 2004年12月09日
要約:
【課題】メモリアレイに対して行われるプログラム動作又は消去動作のステータスをユーザに通知することが可能な半導体記憶装置を提供する。【解決手段】半導体記憶装置2000は、複数のメモリ素子を含むメモリアレイ2001と、メモリアレイ2001に対してプログラム動作または消去動作のシーケンスを実行するライトステートマシン2013と、ライトステートマシン2013の現在の状態を示す信号をデコードすることにより、メモリアレイ2001に対するプログラム動作または消去動作のステータスを示すステータス信号を出力するデコーダ2020と、ステータス信号を格納するステータスレジスタ2016と、ステータスレジスタ2016に格納されたステータス信号を出力する出力回路2014とを備えている。【選択図】 図26
請求項(抜粋):
複数のメモリ素子を含むメモリアレイと、
該メモリアレイに対してプログラム動作または消去動作のシーケンスを実行するライトステートマシンと、
該ライトステートマシンから出力される該ライトステートマシンの現在の状態を示す信号をデコードすることにより、該メモリアレイに対するプログラム動作または消去動作のステータスを示すステータス信号を出力するデコーダと、
該ステータス信号を格納するステータスレジスタと、
該ステータスレジスタに格納された該ステータス信号を出力する出力回路と
を備え、
該複数のメモリ素子のそれぞれは、
半導体層上にゲート絶縁膜を介して形成されたゲート電極と、該ゲート電極下に配置されたチャネル領域と、該チャネル領域の両側に配置され、該チャネル領域と逆導電型を有する拡散領域と、該ゲート電極の両側に形成され、電荷を保持する機能を有するメモリ機能体とを含む、半導体記憶装置。
IPC (6件):
G11C16/02
, H01L21/8247
, H01L27/10
, H01L27/115
, H01L29/788
, H01L29/792
FI (4件):
G11C17/00 601Z
, H01L27/10 481
, H01L29/78 371
, H01L27/10 434
Fターム (75件):
5B025AC04
, 5B025AD04
, 5B025AD08
, 5B025AD15
, 5F083EP03
, 5F083EP07
, 5F083EP09
, 5F083EP14
, 5F083EP15
, 5F083EP17
, 5F083EP18
, 5F083EP24
, 5F083EP33
, 5F083EP34
, 5F083EP49
, 5F083EP63
, 5F083EP68
, 5F083ER02
, 5F083ER09
, 5F083ER11
, 5F083ER19
, 5F083ER21
, 5F083ER30
, 5F083FR05
, 5F083GA01
, 5F083GA28
, 5F083HA02
, 5F083HA06
, 5F083JA02
, 5F083JA04
, 5F083JA06
, 5F083JA19
, 5F083JA35
, 5F083JA36
, 5F083JA39
, 5F083JA53
, 5F083LA03
, 5F083NA01
, 5F083NA02
, 5F083PR43
, 5F083PR44
, 5F083PR45
, 5F083PR53
, 5F083PR54
, 5F083PR55
, 5F083ZA06
, 5F083ZA12
, 5F083ZA21
, 5F101BA03
, 5F101BA16
, 5F101BA43
, 5F101BA45
, 5F101BA47
, 5F101BA48
, 5F101BA52
, 5F101BA54
, 5F101BA62
, 5F101BB04
, 5F101BC01
, 5F101BC11
, 5F101BD15
, 5F101BD22
, 5F101BD27
, 5F101BD29
, 5F101BD30
, 5F101BD35
, 5F101BD36
, 5F101BD37
, 5F101BD40
, 5F101BE02
, 5F101BE05
, 5F101BE07
, 5F101BF05
, 5F101BH19
, 5F101BH21
引用特許:
前のページに戻る