不揮発性メモリ装置の積層ゲート構造体、不揮発性メモリセル、不揮発性メモリ装置、NOR型不揮発性メモリセル

発明者： ,
出願人/特許権者：
代理人 (1件)：大塚康徳 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-201216
公開番号（公開出願番号）：特開2003-068898
出願日： 2002年07月10日
公開日（公表日）： 2003年03月07日
要約：

【要約】【課題】信頼性の向上のために新しい側壁スペーサ構造体を備える不揮発性メモリ装置を提供する。【解決手段】不揮発性メモリ装置で用いられる積層ゲート構造体は半導体基板及び半導体基板上に形成された積層ゲートを含む。積層ゲートは側壁及び上部面を有する。積層ゲートの側壁には多層スペーサ構造が形成される。多層側壁スペーサ構造は順次に積層された第1酸化膜、第1窒化膜、第2酸化膜及び第2窒化膜を含む。本発明によると、第2窒化膜がコンタクトホールを形成する間に、貫通されたり、エッチング損傷を受けたりしても、不揮発性メモリセルの積層ゲートの側壁は第1窒化膜により移動イオン等の移動電荷から保護される。これに加えて、ソース/ドレイン領域又は素子分離領域に対するエッチング損傷も最小化することができる。

請求項（抜粋）：

不揮発性メモリ装置に用いられる積層ゲート構造体において、半導体基板と、側壁及び上部面を有し、前記半導体基板上に形成された積層ゲートと、前記積層ゲートの側壁に形成された多層側壁スペーサ構造体と、を含み、前記多層側壁スペーサ構造体は順次に積層された第1酸化膜、第1窒化膜、第2酸化膜及び第2窒化膜を含むことを特徴とする不揮発性メモリ装置の積層ゲート構造体。

IPC (5件)：

H01L 21/8247 , H01L 27/10 481 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (3件)：

H01L 27/10 481 , H01L 29/78 371 , H01L 27/10 434

Fターム (25件)：

5F083EP02 , 5F083EP17 , 5F083EP18 , 5F083EP23 , 5F083EP48 , 5F083EP55 , 5F083EP60 , 5F083EP63 , 5F083EP68 , 5F083EP77 , 5F083ER21 , 5F083GA25 , 5F083JA35 , 5F083JA53 , 5F083PR43 , 5F083PR53 , 5F083ZA06 , 5F101BA29 , 5F101BA36 , 5F101BA45 , 5F101BB05 , 5F101BD07 , 5F101BD27 , 5F101BD45 , 5F101BE07

引用特許：

審査官引用 (8件)

不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願平5-305144 出願人：株式会社東芝
特開平3-101238
不揮発性半導体記憶装置およびその製造方法
公報種別：公開公報出願番号：特願平11-118115 出願人：株式会社東芝

全件表示

前のページに戻る