特許
J-GLOBAL ID：200903051455812010

多層配線基板の製造方法

発明者：
吉沼 洋人

吉沼 洋人 について


出願人/特許権者：
大日本印刷株式会社

大日本印刷株式会社 について


代理人 (1件)： 金山 聡
公報種別：公開公報
出願番号（国際出願番号）：特願2002-183830
公開番号（公開出願番号）：特開2004-031528
出願日： 2002年06月25日
公開日（公表日）： 2004年01月29日
要約：
【課題】半導体素子をマザーボードに搭載する際の配線の引き回しを容易にするためのインターポーザである、半導体素子搭載用のビルドアップ多層配線基板の製造方法で、面付け生産により、そのソルダーレジストの開口を精度良く、しかも効率的に形成できる方法を提供する。【解決手段】ソルダーレジストに所定の開口を形成する工程が、作製する配線基板側に、所定の面付け数の領域毎に対応するアライメントマークを設け、前記所定の面付け数の領域毎に、分割して、対応するアライメントマークに合せ、感光性のソルダーレジストに対し、所定の投影露光するもので、前記アラメントマークを露出させて、感光性のソルダーレジストを塗布形成した状態で、前記投影露光を行なう。【選択図】 図1
請求項（抜粋）：
コア基材に絶縁層と配線層とが交互に積層されたビルドアップ型の多層配線基板で、且つ、所定の単位の多層配線を形成した単位配線部を複数個面付けして設けたシート状の配線基板を作製するための、多層配線基板の製造方法であって、ソルダーレジストに所定の開口を形成する工程が、作製する配線基板側に、所定の面付け数の領域毎に対応するアライメントマークを設け、前記所定の面付け数の領域毎に、分割して、対応するアライメントマークに合せ、感光性のソルダーレジストに対し、所定の投影露光するもので、前記アラメントマークを露出させて、感光性のソルダーレジストを塗布形成した状態で、前記投影露光を行なうことを特徴とする多層配線基板の製造方法。
IPC (4件)：
H01L23/12 ,  H05K3/00 ,  H05K3/28 ,  H05K3/46
FI (5件)：
H01L23/12 N ,  H05K3/00 G ,  H05K3/00 P ,  H05K3/28 D ,  H05K3/46 B
Fターム (28件)：
5E314AA27 ,  5E314BB02 ,  5E314BB11 ,  5E314CC06 ,  5E314DD04 ,  5E314DD07 ,  5E314FF01 ,  5E314GG17 ,  5E314GG24 ,  5E346AA01 ,  5E346AA12 ,  5E346AA15 ,  5E346AA17 ,  5E346AA60 ,  5E346BB01 ,  5E346BB16 ,  5E346CC01 ,  5E346CC31 ,  5E346CC52 ,  5E346DD01 ,  5E346DD31 ,  5E346EE31 ,  5E346EE37 ,  5E346FF45 ,  5E346GG18 ,  5E346GG19 ,  5E346HH11 ,  5E346HH33
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM