特許
J-GLOBAL ID:200903052057872018
誘電体キャパシタおよびその製造方法並びにそれを用いた誘電体メモリ
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
藤島 洋一郎
公報種別:公開公報
出願番号(国際出願番号):特願平11-018982
公開番号(公開出願番号):特開平11-289058
出願日: 1999年01月27日
公開日(公表日): 1999年10月19日
要約:
【要約】 (修正有)【課題】 電極材料として白金のように安定した物質を用いた場合でも加工が容易であり、製造工程を簡略化することができる誘電体キャパシタの製造方法を提供する。【解決手段】 層間絶縁膜17上にフォトレジスト膜を形成し、このフォトレジスト膜30をマスクとして等方性エッチングを行い、溝部17a,17bを形成する。白金(Pt)からなる下部電極層18、強誘電体材料からなる誘電体膜19および白金(Pt)からなる上部電極20をそれぞれ例えばスパッタ法またはCVD法によって順次形成する。次いで、層間絶縁膜17を終点検出層として、下部電極層18、誘電体膜層19および上部電極層20のうち溝部17a,17b以外の領域部分をCMP法により選択的に除去すると共に表面を平坦化する。
請求項(抜粋):
第1の電極層、誘電体膜および第2の電極層をこの順に積層した構造を有する誘電体キャパシタにおいて、溝部が形成された層間絶縁膜を備え、この層間絶縁膜の溝部内に前記第1の電極層、誘電体膜および第2の電極層からなる積層構造が埋設されたことを特徴とする誘電体キャパシタ。
IPC (8件):
H01L 27/10 451
, H01L 27/04
, H01L 21/822
, H01L 27/108
, H01L 21/8242
, H01L 21/8247
, H01L 29/788
, H01L 29/792
FI (5件):
H01L 27/10 451
, H01L 27/04 C
, H01L 27/10 621 C
, H01L 27/10 651
, H01L 29/78 371
引用特許:
審査官引用 (9件)
-
特開平3-167874
-
半導体基板
公報種別:公開公報
出願番号:特願平7-235352
出願人:株式会社東芝
-
半導体メモリデバイスおよびその製造方法
公報種別:公開公報
出願番号:特願平8-124111
出願人:シーメンスアクチエンゲゼルシヤフト
-
半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願平7-305766
出願人:株式会社日立製作所
-
ウエハ表面の平坦化方法
公報種別:公開公報
出願番号:特願平5-346574
出願人:ソニー株式会社
-
特開平4-082262
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平6-084228
出願人:日本電気株式会社
-
配線形成法
公報種別:公開公報
出願番号:特願平6-167409
出願人:ヤマハ株式会社
-
半導体素子の形成方法
公報種別:公開公報
出願番号:特願平10-351720
出願人:モトローラ・インコーポレイテッド
全件表示
前のページに戻る