半導体装置

発明者： ,
出願人/特許権者：
代理人 (4件)：布施行夫 , 大渕美千栄 , 伊奈達也 , 竹腰昇
公報種別：公開公報
出願番号（国際出願番号）：特願2005-168338
公開番号（公開出願番号）：特開2006-344735
出願日： 2005年06月08日
公開日（公表日）： 2006年12月21日
要約：

【課題】新規な構造を有する一層ゲート型の不揮発性メモリ素子を含む半導体装置を提供する。【解決手段】半導体装置は、不揮発性メモリ素子C100を含む半導体装置であって、第1領域10Aと、該第1領域10Aに隣接した第2領域10Bと、該第2領域10Bに隣接した第3領域10Cとを含み、さらに、半導体層10に設けられ、不揮発性メモリ素子C100の形成領域を画定する分離絶縁層20と、前記第1領域10Aに形成された第1拡散層12と、前記第2領域10Bに形成されたP型の第1ソース領域及び第1ドレイン領域36と、前記第3領域10Cに形成されたP型の第2ソース領域及び第2ドレイン領域38と、前記半導体層10上方に形成された絶縁層30と、前記絶縁層30上方に形成された導電層32とを含む。【選択図】図1

請求項（抜粋）：

不揮発性メモリ素子を含む半導体装置であって、前記不揮発性メモリ素子は、第1領域と、該第1領域に隣接して形成された第2領域と、該第2領域に隣接して形成された第3領域とを含み、さらに、前記不揮発性メモリ素子は、半導体層と、前記半導体層に設けられ、前記不揮発性メモリ素子の形成領域を画定する分離絶縁層と、前記第1領域の前記半導体層に形成された第1拡散層と、前記第2領域であって、前記半導体層に形成されたP型の第1ソース領域及び第1ドレイン領域と、前記第3領域であって、前記半導体層に形成されたP型の第2ソース領域及び第2ドレイン領域と、前記不揮発性メモリ素子の前記形成領域の前記半導体層上方に形成された絶縁層と、前記絶縁層上方に形成された導電層と、を含む、半導体装置。

IPC (4件)：

H01L 21/824 , H01L 29/792 , H01L 29/788 , H01L 27/115

FI (2件)：

H01L29/78 371 , H01L27/10 434

Fターム (20件)：

5F083EP03 , 5F083EP13 , 5F083EP22 , 5F083ER04 , 5F083ER13 , 5F083ER15 , 5F083ER29 , 5F083GA01 , 5F083GA27 , 5F083LA21 , 5F083NA01 , 5F101BA17 , 5F101BB06 , 5F101BC04 , 5F101BD02 , 5F101BD35 , 5F101BD36 , 5F101BE02 , 5F101BE05 , 5F101BE07

引用特許：

出願人引用 (1件)

特開昭63-166274号公報

審査官引用 (12件)

不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願2003-274728 出願人：株式会社ルネサステクノロジ
不揮発性半導体メモリ装置
公報種別：公開公報出願番号：特願平6-197458 出願人：株式会社リコー
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平8-223939 出願人：三菱電機株式会社

全件表示

前のページに戻る