特許
J-GLOBAL ID:200903053321510550

表示装置の駆動回路

発明者:
出願人/特許権者:
代理人 (1件): 工藤 実
公報種別:公開公報
出願番号(国際出願番号):特願2007-273669
公開番号(公開出願番号):特開2009-103794
出願日: 2007年10月22日
公開日(公表日): 2009年05月14日
要約:
【課題】分離合成型D/A変換回路の誤差電圧、又はゲインが1ではない出力バッファの誤差電圧を時間的に均一化して表示むらを抑制する。【解決手段】第1選択回路(16)に接続される第1バッファ(11)と、第2バッファ(12)のオフセット電圧の極性を周期的に反転してD/A変換回路(10)の出力電圧を時間的に平均化する。また、第2選択回路(17)に接続される出力バッファ(70)のゲインばらつきは、複数の素子(72、73)の位置関係を周期的に入れ換えることで出力バッファ(70)のゲインばらつきを時間的に平均化する。また、下位ビットが所定のデータのときに、第1バッファ(11)と第2バッファ(12)を介さないで、第1選択回路(16)で選択した第1選択電圧(VL)を第3ノード(N3)に直接出力する。【選択図】図10
請求項(抜粋):
画像データに応じて複数の電圧のなかから2値の電圧を選択し、第1ノードに第1選択電圧として出力し、第2ノードに第2選択電圧として出力する第1選択回路と、
IPC (4件):
G09G 3/36 ,  G09G 3/20 ,  G02F 1/133 ,  H01L 51/50
FI (13件):
G09G3/36 ,  G09G3/20 611A ,  G09G3/20 611E ,  G09G3/20 623F ,  G09G3/20 621H ,  G09G3/20 612E ,  G09G3/20 611H ,  G09G3/20 642A ,  G02F1/133 505 ,  G02F1/133 575 ,  G02F1/133 525 ,  G02F1/133 550 ,  H05B33/14 A
Fターム (54件):
2H093NA16 ,  2H093NA32 ,  2H093NA33 ,  2H093NA53 ,  2H093NC21 ,  2H093NC34 ,  2H093NC64 ,  2H093NC67 ,  2H093ND06 ,  2H093ND09 ,  2H093ND10 ,  2H093ND35 ,  2H093ND38 ,  2H093ND39 ,  2H093ND40 ,  2H093ND42 ,  2H093ND58 ,  3K107AA01 ,  3K107BB01 ,  3K107CC14 ,  3K107CC33 ,  3K107CC43 ,  3K107EE03 ,  3K107HH04 ,  5C006AF46 ,  5C006AF82 ,  5C006BB16 ,  5C006BC12 ,  5C006BF24 ,  5C006BF25 ,  5C006BF37 ,  5C006BF43 ,  5C006BF50 ,  5C006FA20 ,  5C006FA22 ,  5C006FA23 ,  5C006FA41 ,  5C006FA46 ,  5C006FA47 ,  5C080AA06 ,  5C080AA10 ,  5C080BB05 ,  5C080DD05 ,  5C080DD06 ,  5C080DD22 ,  5C080DD26 ,  5C080EE28 ,  5C080EE29 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ05 ,  5C080JJ06
引用特許:
出願人引用 (1件)
  • 表示装置の駆動回路
    公報種別:公開公報   出願番号:特願平8-065032   出願人:シャープ株式会社
審査官引用 (14件)
全件表示

前のページに戻る