半導体装置とその製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (22件)：鈴江武彦 , 蔵田昌俊 , 河野哲 , 中村誠 , 福原淑弘 , 峰隆司 , 白根俊郎 , 村松貞男 , 野河信久 , 幸長保次郎 , 河野直樹 , 砂川克 , 勝村紘 , 橋本良郎 , 風間鉄也 , 河井将次 , 佐藤立志 , 岡田貴志 , 堀内美保子 , 竹内将訓 , 市原卓三 , 山下元
公報種別：公開公報
出願番号（国際出願番号）：特願2008-070403
公開番号（公開出願番号）：特開2009-224727
出願日： 2008年03月18日
公開日（公表日）： 2009年10月01日
要約：

【課題】格子定数が異なる複数種類の半導体素子を同一の基板上に混載することが可能な半導体装置とその製造方法。【解決手段】少なくとも第1、第2のSi1-xGex(0≦x≦1)層14a,14b,14cが絶縁膜13上に形成されている。第1、第2のSi1-xGex(0≦x≦1)層上に対応して少なくとも第1、第2の材料層15,16,17が形成されている。第1、第2のSi1-xGex(0≦x≦1)層層14a,14b,14cの格子定数はその上の第1、第2の材料層15,16,17の格子定数に整合されている。【選択図】図1

請求項（抜粋）：

絶縁膜と、前記絶縁膜上に形成された少なくとも第1、第2のSi1-xGex(0≦x≦1)層と、前記少なくとも第1、第2のSi1-xGex(0≦x≦1)層上に対応して形成された少なくとも第1、第2の材料層とを有し、前記第1、第2のSi1-xGex(0≦x≦1)層の格子定数がその上の前記第1、第2の材料層の格子定数に整合されていることを特徴とする半導体装置。

IPC (3件)：

H01L 21/20 , H01L 29/786 , H01L 21/336

FI (5件)：

H01L21/20 , H01L29/78 618B , H01L29/78 626C , H01L29/78 613Z , H01L29/78 627G

Fターム (64件)：

5F110AA04 , 5F110BB02 , 5F110BB04 , 5F110BB05 , 5F110BB09 , 5F110BB11 , 5F110CC02 , 5F110DD02 , 5F110DD12 , 5F110GG01 , 5F110GG03 , 5F110GG04 , 5F110GG06 , 5F110GG42 , 5F110NN62 , 5F110NN74 , 5F110NN78 , 5F110PP02 , 5F110PP03 , 5F110PP34 , 5F110QQ19 , 5F152AA07 , 5F152AA08 , 5F152BB02 , 5F152BB10 , 5F152CC02 , 5F152CC08 , 5F152CC13 , 5F152CC16 , 5F152CD13 , 5F152CD14 , 5F152CD18 , 5F152CE01 , 5F152CE06 , 5F152CE08 , 5F152CF13 , 5F152CF18 , 5F152CF23 , 5F152DD02 , 5F152FF01 , 5F152FF11 , 5F152FF21 , 5F152FF28 , 5F152FF29 , 5F152FH01 , 5F152LL12 , 5F152LL18 , 5F152LN02 , 5F152LN34 , 5F152LN35 , 5F152MM01 , 5F152MM04 , 5F152NN03 , 5F152NN14 , 5F152NN27 , 5F152NP04 , 5F152NP12 , 5F152NP13 , 5F152NP23 , 5F152NQ01 , 5F152NQ03 , 5F152NQ04 , 5F152NQ06 , 5F152NQ17

引用特許：

審査官引用 (5件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2001-396463 出願人：株式会社東芝
半導体基板及びその製造方法
公報種別：公開公報出願番号：特願2005-328739 出願人：三星電子株式会社
結晶膜の製造方法
公報種別：公開公報出願番号：特願2004-019515 出願人：三菱電機株式会社

全件表示

前のページに戻る