特許
J-GLOBAL ID:200903055343845027

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (3件): 柳瀬 睦肇 ,  宇都宮 正明 ,  渡部 温
公報種別:公開公報
出願番号(国際出願番号):特願2003-059453
公開番号(公開出願番号):特開2004-273591
出願日: 2003年03月06日
公開日(公表日): 2004年09月30日
要約:
【課題】再配線を微細で精密に加工することが容易な半導体装置及びその製造方法を提供する。【解決手段】本発明に係る半導体装置の製造方法は、半導体基板1の上に配線9a,9bを形成する工程と、前記配線の上にパッシベーション膜10を形成する工程と、前記パッシベーション膜の上に第1の絶縁膜11を形成する工程と、前記第1の絶縁膜に再配線用溝を形成する工程と、前記再配線用溝内及び前記第1の絶縁膜上に導電層を形成する工程と、前記第1の絶縁膜上に存在する前記導電層をCMPで研磨除去することにより、前記再配線用溝内及び前記接続孔内に埋め込まれた導電層からなる再配線15を形成する工程と、を具備するものである。【選択図】 図1
請求項(抜粋):
半導体基板の上に配線を形成する工程と、 前記配線の上にパッシベーション膜を形成する工程と、 前記パッシベーション膜の上に第1の絶縁膜を形成する工程と、 前記第1の絶縁膜に再配線用溝を形成する工程と、 前記再配線用溝内及び前記第1の絶縁膜上に導電層を形成する工程と、 前記第1の絶縁膜上に存在する前記導電層をCMPで研磨除去することにより、前記再配線用溝内及び前記接続孔内に埋め込まれた導電層からなる再配線を形成する工程と、 を具備する半導体装置の製造方法。
IPC (4件):
H01L21/768 ,  H01L21/304 ,  H01L21/3205 ,  H01L23/12
FI (5件):
H01L21/90 A ,  H01L21/304 621D ,  H01L21/304 622X ,  H01L23/12 501P ,  H01L21/88 T
Fターム (66件):
5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH13 ,  5F033HH17 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH23 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ17 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ23 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK08 ,  5F033KK11 ,  5F033KK17 ,  5F033KK18 ,  5F033KK19 ,  5F033KK21 ,  5F033KK23 ,  5F033KK32 ,  5F033KK33 ,  5F033MM01 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033PP33 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ14 ,  5F033QQ19 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR21 ,  5F033RR22 ,  5F033RR27 ,  5F033SS11 ,  5F033SS15 ,  5F033TT02 ,  5F033TT04 ,  5F033TT08 ,  5F033VV00 ,  5F033VV07 ,  5F033XX01 ,  5F033XX03 ,  5F033XX13 ,  5F033XX14 ,  5F033XX19
引用特許:
審査官引用 (10件)
全件表示

前のページに戻る