特許
J-GLOBAL ID：200903055908988137

半導体集積回路装置

発明者：
前田 徳章

前田 徳章 について

, 
篠▲崎▼ 義弘

篠▲崎▼ 義弘 について

, 
山岡 雅直

山岡 雅直 について

, 
島崎 靖久

島崎 靖久 について

, 
礒田 正典

礒田 正典 について

, 
新居 浩二

新居 浩二 について


出願人/特許権者：
株式会社ルネサステクノロジ

株式会社ルネサステクノロジ について


代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願2004-267645
公開番号（公開出願番号）：特開2006-085786
出願日： 2004年09月15日
公開日（公表日）： 2006年03月30日
要約：
【課題】 低電源電圧でもSNMと書き込みマージンを両立させることができるスタティック型RAMを備えて半導体集積回路装置を提供する。【解決手段】 複数のワード線と複数の相補ビット線に対応して設けられた複数のスタティック型メモリセルを備え、上記複数の相補ビット線のそれぞれに接続される複数からなるメモリセル毎に動作電圧を供給する複数のメモリセル電源線を設け、かかるメモリセル電源線に対応してそれぞれ電源電圧を供給する抵抗手段からなる複数の電源供給回路を設け、上記相補ビット線に上記電源電圧に対応したプリチャージ電圧を供給するプリチャージ回路を設け、上記メモリセル電源線は、対応する相補ビット線の書き込み信号が伝えられる結合容量を持つようにする。【選択図】 図1
請求項（抜粋）：
複数のワード線と、 複数の相補ビット線と、 上記複数のワード線と複数の相補ビット線に対応して設けられた複数のスタティック型メモリセルと、 上記複数の相補ビット線のそれぞれに接続される複数からなるメモリセル毎に動作電圧を供給する複数のメモリセル電源線と、 上記複数のメモリセル電源線にそれぞれ電源電圧を供給する複数の電源供給回路と、 上記相補ビット線に上記電源電圧に対応したプリチャージ電圧を供給するプリチャージ回路とを含み、 上記メモリセル電源線は、対応する相補ビット線の書き込み信号が伝えられる結合容量を持つようにされ、 上記電源供給回路は、抵抗手段からなることを特徴とするスタティック型RAMを備えてなることを特徴とする半導体集積回路装置。
IPC (4件)：
G11C 11/413 ,  G11C 11/41 ,  H01L 27/11 ,  H01L 21/824
FI (3件)：
G11C11/34 335A ,  G11C11/34 345 ,  H01L27/10 381
Fターム (17件)：
5B015HH03 ,  5B015JJ11 ,  5B015JJ24 ,  5B015KA33 ,  5B015KA38 ,  5B015KB69 ,  5B015KB74 ,  5B015PP02 ,  5B015QQ10 ,  5B015QQ12 ,  5F083BS27 ,  5F083BS38 ,  5F083GA11 ,  5F083LA01 ,  5F083LA09 ,  5F083LA17 ,  5F083LA21
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM