特許
J-GLOBAL ID：200903056134025752
ダイナミック型論理回路および自己同期型パイプラインデータパス回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
長尾 常明
公報種別：公開公報
出願番号（国際出願番号）：特願平9-061735
公開番号（公開出願番号）：特開平10-247848
出願日： 1997年03月03日
公開日（公表日）： 1998年09月14日
要約：
【要約】【課題】 ダイナミック型論理回路のプリチャージ時の消費電力を低減すること。【解決手段】 論理回路部分を構成するトランジスタMN21、MN22、MN23、MN24、MN24を低しきい値のMOSで構成し、ディスチャージ用のトランジスタMN23、MN26を高しきい値のMOSで構成する。
請求項（抜粋）：
MOSトランジスタからなる論理回路部と、該論理回路部に対するプリチャージ又はプリディスチャージ用のMOSトランジスタと、前記論理回路部の論理動作を行わせるディスチャージ又はチャージ用のMOSトランジスタからなる単位ダイナミック型論理回路を複数段具備するダイナミック型論理回路において、前記論理回路部のMOSトランジスタを低しきい値のMOSトランジスタで構成し、前記ディスチャージ又はチャージ用のMOSトランジスタを高しきい値のMOSトランジスタで構成したことを特徴とするダイナミック型論理回路。
IPC (2件)：
H03K 19/0944
, H03K 19/096
H03K 19/094 A
, H03K 19/096 A
出願人引用 (10件)
全件表示
審査官引用 (10件)
全件表示
前のページに戻る
