特許
J-GLOBAL ID：200903056537371685
回路基板及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
特許業務法人池内・佐藤アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2003-406468
公開番号（公開出願番号）：特開2005-167094
出願日： 2003年12月04日
公開日（公表日）： 2005年06月23日
要約：
【課題】ランド(3)の直径を導電体(2)の直径より小さくすることにより、回路基板の高密度化、高周波特性を満足する回路基板を提供する。 【解決手段】回路基板(1)の厚さ方向に導電体(2)が形成され、回路基板(1)の表面に接続用配線パターン(4)が形成され、導電体(2)の表面には金属からなるランド(3)が形成され、ランド(3)の直径は導電体(2)の直径より小さい。これにより、ビアホールのピッチを最小化することができるため、容易に回路基板の高密度化が可能となる。また、高周波信号の伝送損失も最小限にでき、高密度で高周波特性の高い回路基板を提供できる。【選択図】 図1
請求項（抜粋）：
プリプレグシートの厚さ方向に導電体が形成され、前記プリプレグシートの表面に接続用配線パターンが形成され、前記導電体の表面には金属からなるランドが形成されている回路基板であって、
前記ランドの直径は前記導電体の直径より小さいことを特徴とする回路基板。
IPC (3件)：
H05K1/11
, H05K3/40
, H05K3/46
H05K1/11 N
, H05K3/40 K
, H05K3/46 G
, H05K3/46 N
5E317AA27
, 5E317BB02
, 5E317BB12
, 5E317CC22
, 5E317CC25
, 5E317CD21
, 5E317CD25
, 5E317CD32
, 5E317GG14
, 5E346AA02
, 5E346AA06
, 5E346AA26
, 5E346AA29
, 5E346AA43
, 5E346CC04
, 5E346CC32
, 5E346DD02
, 5E346DD12
, 5E346DD32
, 5E346EE04
, 5E346EE09
, 5E346FF01
, 5E346FF18
, 5E346GG19
, 5E346GG22
, 5E346GG28
, 5E346HH25
出願人引用 (2件)
審査官引用 (6件)
全件表示
前のページに戻る
