半導体集積回路の出力回路

発明者：
出願人/特許権者：
代理人 (1件)：小池隆彌
公報種別：公開公報
出願番号（国際出願番号）：特願平11-146136
公開番号（公開出願番号）：特開2000-341106
出願日： 1999年05月26日
公開日（公表日）： 2000年12月08日
要約：

【要約】【課題】複数のICチップを含み、該複数のチップの対応する出力端子が、単一の外部出力端子に共通接続されて成る複合半導体装置に於いて、一方のチップの非選択時の電源電圧を選択時の電源電圧よりも低くすること、或いは、電源電圧が大きく異なるチップの使用を可能とする。【解決手段】電源(SVCC5)-接地間に、PチャネルMOSトランジスタPTR5とNチャネルMOSトランジスタNTR5とが直列接続された構成のバッファ回路と、該バッファ回路を構成する上記PチャネルMOSトランジスタPTR5のドレインと、出力端子SDO5との間に挿入されるアナログスイッチSW5とにより、半導体集積回路の出力回路を構成する。アナログスイッチSW5は、チップ選択信号CS5(ローアクティブ)により、オン/オフ制御される。

請求項（抜粋）：

第1の半導体集積回路と第2の半導体集積回路とを含む複合半導体装置であって、前記第1の半導体集積回路の電源電圧が、前記第2の半導体集積回路の電源電圧よりも低く設定されており、且つ、前記第1及び第2の半導体集積回路の対応する出力端子が、単一の外部出力端子に共通接続されて成る複合半導体装置に於ける上記第1の半導体集積回路の出力回路に於いて、電源-接地間に、PチャネルMOSトランジスタとNチャネルMOSトランジスタとが直列接続された構成のバッファ回路と、該バッファ回路を構成する上記PチャネルMOSトランジスタのドレインと、上記出力端子との間に設けられたスイッチング手段とを備えて成ることを特徴とする、半導体集積回路の出力回路。

Fターム (10件)：

5J056AA04 , 5J056BB17 , 5J056BB18 , 5J056CC00 , 5J056DD13 , 5J056DD29 , 5J056DD55 , 5J056EE03 , 5J056FF07 , 5J056GG04

引用特許：

審査官引用 (9件)

出力バッファ回路
公報種別：公開公報出願番号：特願平6-286821 出願人：三菱電機株式会社
半導体信号出力回路
公報種別：公開公報出願番号：特願平5-102945 出願人：セイコー電子工業株式会社
半導体メモリ装置の電圧駆動回路
公報種別：公開公報出願番号：特願平8-008459 出願人：三星電子株式会社

全件表示

前のページに戻る