特許
J-GLOBAL ID：200903056783202051

半導体装置および半導体装置の製造方法

発明者：
田中 正公

田中 正公 について

, 
駒谷 務

駒谷 務 について


出願人/特許権者：
ユーディナデバイス株式会社

ユーディナデバイス株式会社 について


代理人 (1件)： 片山 修平
公報種別：公開公報
出願番号（国際出願番号）：特願2004-098599
公開番号（公開出願番号）：特開2005-286135
出願日： 2004年03月30日
公開日（公表日）： 2005年10月13日
要約：
【課題】 ゲート漏れ電流と電流コラプスとをコマーシャルレベルの高い特性要求を満足するレベルまで抑制した窒化物半導体半導体、およびその製造方法を提供すること。【解決手段】 n型GaNの薄膜層140の上に、バイアス印加のためのソース150とゲート160とドレイン170とを互いに離間させて設け、これらソース150とゲート160間およびゲート160とドレイン170間に暴露されることとなるn型GaNの薄膜層140の表面上に、水素含有量が15%以下のSiN保護膜180を設けてn型GaNの薄膜層140表面をパッシベーションする。これによりSiN保護膜180中に水素が存在することで生じる窒化物半導体表面の状態変化と表面欠陥準位の荷電状態の変化が抑制され、ゲート漏れ電流と電流コラプスとをコマーシャルレベルの高い特性要求を満足するレベルまで抑制することが可能となる。【選択図】 図1
請求項（抜粋）：
窒化物半導体の結晶表面上に水素含有量が15%以下の窒化珪素(SiN)膜を備えていることを特徴とする半導体装置。
IPC (5件)：
H01L21/338 ,  H01L21/318 ,  H01L29/778 ,  H01L29/812 ,  H01L33/00
FI (3件)：
H01L29/80 H ,  H01L21/318 B ,  H01L33/00 C
Fターム (28件)：
5F041AA43 ,  5F041CA04 ,  5F041CA05 ,  5F041CA12 ,  5F041CA40 ,  5F041CA77 ,  5F041CB36 ,  5F058BA20 ,  5F058BB01 ,  5F058BC08 ,  5F058BF07 ,  5F058BF08 ,  5F058BF23 ,  5F058BF30 ,  5F058BJ01 ,  5F102FA05 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GK04 ,  5F102GL04 ,  5F102GL07 ,  5F102GM04 ,  5F102GM08 ,  5F102GQ01 ,  5F102GV08 ,  5F102HC01
引用特許：
審査官引用 (4件)
全件表示
引用文献：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM