特許
J-GLOBAL ID:200903057106322748

半導体装置およびその製造方法ならびに半導体製造装置

発明者:
出願人/特許権者:
代理人 (1件): 筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願平11-192009
公開番号(公開出願番号):特開2001-024165
出願日: 1999年07月06日
公開日(公表日): 2001年01月26日
要約:
【要約】【課題】 制限された熱処理条件においてキャパシタ下部電極の空乏化を抑制する。【解決手段】 2.5×1020atoms/cm-3以下の不純物(リン)濃度を有するアモルファスシリコン膜からの粒成長により粒状シリコン43bを形成した後、多結晶状態のシリコン膜43dと粒状シリコン43bにフォスフィンを含む雰囲気中で熱処理を施すことによりリンをドープして不純物領域43eを形成し、DRAMのキャパシタ下部電極とする。この後、大気非解放の状態でシリコン窒化膜を熱窒化法で形成する。
請求項(抜粋):
(a)非晶質状態のシリコン膜を堆積し、前記シリコン膜の表面を結晶化して粗面化する工程と、(b)前記粗面化されたシリコン膜の全体を結晶化する工程と、(c)不純物元素を含むガス雰囲気において前記シリコン膜を熱処理することにより、前記シリコン膜に前記不純物元素を導入する工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/3205
FI (3件):
H01L 27/10 621 Z ,  H01L 21/88 K ,  H01L 27/10 621 C
Fターム (29件):
5F033JJ18 ,  5F033JJ19 ,  5F033JJ27 ,  5F033JJ33 ,  5F033QQ48 ,  5F033RR04 ,  5F033SS11 ,  5F083AD24 ,  5F083AD62 ,  5F083GA06 ,  5F083GA11 ,  5F083JA06 ,  5F083JA13 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA33 ,  5F083JA35 ,  5F083JA36 ,  5F083JA39 ,  5F083JA40 ,  5F083MA06 ,  5F083MA17 ,  5F083MA19 ,  5F083NA01 ,  5F083PR15 ,  5F083PR21 ,  5F083PR33 ,  5F083PR40
引用特許:
審査官引用 (7件)
全件表示

前のページに戻る