特許
J-GLOBAL ID:200903057364776877

回路シミュレーション方法及び回路シミュレーション装置

発明者:
出願人/特許権者:
代理人 (11件): 前田 弘 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
公報種別:公開公報
出願番号(国際出願番号):特願2006-262345
公開番号(公開出願番号):特開2008-085030
出願日: 2006年09月27日
公開日(公表日): 2008年04月10日
要約:
【課題】シミュレーション誤差が小さい回路シミュレーション装置を実現できるようにする。【解決手段】回路シミュレーション装置は、トランジスタのデータを取得する手段52と、トランジスタのデータに基づいて、集積回路の接続情報を生成する手段53と、トランジスタのデータに基づいてモデルパラメータを定義する手段54と、接続情報を受け、モデルパラメータを組み込んだ回路シミュレーション実行プログラムを実行してトランジスタの電気的特性を算出する手段55とを備えている。モデルパラメータは、トランジスタの活性領域の幅に関する項と、トランジスタの活性領域とトランジスタの活性領域の周辺に設けられた活性領域との間の素子分離領域の幅に関する項と、周辺に設けられた活性領域の幅に関する項とを含む式により表される。【選択図】図12
請求項(抜粋):
素子分離領域により互いに分離して配置された複数の活性領域を有し、前記複数の活性領域のうちの少なくとも1つがゲート電極を有するトランジスタの活性領域である集積回路の回路シミュレーション方法であって、 前記トランジスタの配置及びサイズに関するデータを取得するステップ(a)と、 前記トランジスタのデータに基づいて、前記トランジスタの活性領域に前記素子分離領域が及ぼす応力の影響を表すモデルパラメータを定義するステップ(b)と、 前記モデルパラメータを組み込んだ回路シミュレーション実行プログラムを用いて回路シミュレータにより前記トランジスタの電気的特性を算出するステップ(c)とを備え、 前記モデルパラメータは、前記トランジスタの活性領域と前記素子分離領域との境界に加わる応力が前記トランジスタに及ぼす影響と、前記トランジスタの周辺に配置された活性領域と前記素子分離領域との境界に加わる応力が前記トランジスタに及ぼす影響と表すことを特徴とする回路シミュレーション方法。
IPC (6件):
H01L 21/823 ,  H01L 27/088 ,  G06F 17/50 ,  H01L 29/00 ,  H01L 21/336 ,  H01L 29/78
FI (4件):
H01L27/08 102Z ,  G06F17/50 662G ,  H01L29/00 ,  H01L29/78 301Z
Fターム (20件):
5B046AA08 ,  5B046BA03 ,  5B046JA04 ,  5F048AA04 ,  5F048AA08 ,  5F048AC01 ,  5F048BB02 ,  5F048BC02 ,  5F048BC03 ,  5F048BD01 ,  5F048BG13 ,  5F140AA06 ,  5F140AA24 ,  5F140AC28 ,  5F140BF53 ,  5F140CB04 ,  5F140CB10 ,  5F140DB01 ,  5F140DB04 ,  5F140DB07
引用特許:
出願人引用 (1件) 審査官引用 (6件)
全件表示

前のページに戻る