特許
J-GLOBAL ID：200903059899584252
集積回路構造体
発明者：
出願人/特許権者：
代理人 (3件)：
坂口 博
, 市位 嘉宏
, 上野 剛史
公報種別：公開公報
出願番号（国際出願番号）：特願2004-349300
公開番号（公開出願番号）：特開2005-167252
出願日： 2004年12月02日
公開日（公表日）： 2005年06月23日
要約：
【課題】 CMOSにおいて、PFETの延長部が長いことに起因する直列抵抗の増大を防止する。【解決手段】基板110に設けられたチャネル領域の上方にゲート導電体112を形成し、当該ゲート導電体に隣接して側壁スペーサ134を形成し、基板にソース延長部とドレイン延長部を形成する。PFETの側壁スペーサはNFETの側壁スペーサよりも大きい(すなわちゲート導電体からより遠くまで伸びている)。【選択図】 図8
請求項（抜粋）：
同一基板上に第1の型のトランジスタおよび第2の型のトランジスタを備えた集積回路構造体であって、
前記第1の型のトランジスタおよび前記第2の型のトランジスタは、
前記基板に設けられたチャネル領域の上方に形成されたゲート導電体と、
前記ゲート導電体に隣接して設けられた側壁スペーサと、
前記チャネル領域の両側に設けられたソース延長部およびドレイン延長部と
を備え、
前記第1の型のトランジスタの前記側壁スペーサが前記第2の型のトランジスタの前記側壁スペーサよりも大きい、
集積回路構造体。
IPC (2件)：
FI (1件)：
Fターム (13件)：
5F048AC03
, 5F048BA01
, 5F048BB05
, 5F048BB08
, 5F048BB12
, 5F048BC18
, 5F048BC19
, 5F048BE06
, 5F048BG13
, 5F048DA23
, 5F048DA25
, 5F048DA27
, 5F048DA30
