特許
J-GLOBAL ID：200903059929620380

半導体装置

発明者：
宮武 久忠

宮武 久忠 について

, 
砂永 登志男

砂永 登志男 について

, 
北村 恒二

北村 恒二 について


出願人/特許権者：
インターナショナル・ビジネス・マシーンズ・コーポレーション

インターナショナル・ビジネス・マシーンズ・コーポレーション について


代理人 (1件)： 坂口 博 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-382556
公開番号（公開出願番号）：特開2003-198354
出願日： 2001年12月17日
公開日（公表日）： 2003年07月11日
要約：
【要約】【課題】 MTCMOS回路を用いた高速動作および低消費電力を実現するロジック回路において、その本来の特性を損なうことなく、スタンバイ状態におけるロジック回路内のラッチ状態を保持すること。【解決手段】 電源線Vdd,Vssと仮想電源線v-Vdd,v-Vssとを各々高しきい値電圧のMOSFETHvt-Tr1,Hvt-Tr2で接続する。組合せ論理回路1および不揮発性ラッチ回路NVL1〜nにはv-Vddおよびv-Vssから電源を供給する。NVL1〜nは、組合せ論理回路1内のスタンバイ状態における状態記録が必要な任意のノードに接続する。
請求項（抜粋）：
第1電圧が供給される第1電源線と、第2電圧が供給される第2電源線と、第1レベルのしきい値電圧を有する第1トランジスタを介して前記第1電源線に接続される第3電源線、または、第1レベルのしきい値電圧を有する第2トランジスタを介して前記第2電源線に接続される第4電源線と、第2レベルのしきい値電圧を有するトランジスタで構成され、前記第1電源線および第4電源線間、または、前記第3電源線および第2電源線間の電位差によって駆動される回路と、前記回路の任意のノードに接続される不揮発性のラッチ回路と、を含む半導体装置。
IPC (5件)：
H03K 19/00 ,  G11C 11/14 ,  G11C 11/15 ,  H01L 27/105 ,  H01L 43/08
FI (5件)：
H03K 19/00 A ,  G11C 11/14 A ,  G11C 11/15 ,  H01L 43/08 Z ,  H01L 27/10 447
Fターム (15件)：
5F083FZ10 ,  5F083JA35 ,  5F083JA36 ,  5F083JA37 ,  5F083JA39 ,  5F083JA53 ,  5F083PR40 ,  5F083ZA12 ,  5J056AA00 ,  5J056BB17 ,  5J056BB49 ,  5J056CC03 ,  5J056DD13 ,  5J056DD44 ,  5J056FF10
引用特許：
審査官引用 (10件)
  • 半導体集積回路
    公報種別：公開公報   出願番号：特願平11-169312   出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社
  • 電力制御機能を有する論理回路
    公報種別：公開公報   出願番号：特願平7-127812   出願人：日本電信電話株式会社
  • 論理回路
    公報種別：公開公報   出願番号：特願平6-017744   出願人：日本電信電話株式会社
全件表示

前のページに戻る

TOP

BOTTOM