特許
J-GLOBAL ID:200903060364700340
高移動度ヘテロ接合相補型電界効果トランジスタおよびその方法
発明者:
,
出願人/特許権者:
代理人 (3件):
坂口 博
, 市位 嘉宏
, 上野 剛史
公報種別:公開公報
出願番号(国際出願番号):特願2004-312192
公開番号(公開出願番号):特開2005-217391
出願日: 2004年10月27日
公開日(公表日): 2005年08月11日
要約:
【課題】高性能電界効果デバイスの構造および製作方法を提供すること。【解決手段】このMOS構造は、1種の導電型の結晶Si本体、正孔の埋め込みチャネルとして働くこのSi本体上にエピタキシャル成長させたSiGe層、電子の表面チャネルとして働くSiGe層上にエピタキシャル成長させたSi層、ならびにSi本体と異なる導電型のエピタキシャル成長させた歪みSiGeを収容したソース/ドレインを備える。このSiGeソース/ドレインは、Si本体と、約10nm未満、好ましくは5nm未満の許容差で互いに重なるヘテロ接合および金属学的接合を形成する。このヘテロ構造ソース/ドレインは短チャネル効果を低減させるのに役立つ。これらの構造は、圧縮歪みSiGeチャネル内の正孔移動度が増大する故に特にPMOSに有利である。代表的な諸実施形態では、バルクおよびSOI上にCMOS構造を備える。【選択図】図1
請求項(抜粋):
電界効果デバイスであって、
結晶Si本体と、
前記Si本体上にエピタキシャルに配設したSiGe層と、
前記SiGe層にエピタキシャルに配設したSi層と、
前記Si本体とエピタキシャルな関係にあり前記SiGe層および前記Si層によって互いに接続されたSiGeを含み、前記Si本体の導電型とは逆の導電型を有し、それぞれ前記Si本体とヘテロ接合および金属学的接合を形成するソースおよびドレインとを備え、
前記ヘテロ接合が前記金属学的接合と10nm未満の許容誤差で重なる、電界効果デバイス。
IPC (6件):
H01L29/78
, H01L21/20
, H01L21/8238
, H01L27/08
, H01L27/092
, H01L29/786
FI (10件):
H01L29/78 301S
, H01L21/20
, H01L27/08 331E
, H01L27/08 321C
, H01L27/08 321E
, H01L29/78 301B
, H01L29/78 616V
, H01L29/78 618B
, H01L29/78 618E
, H01L29/78 613A
Fターム (71件):
5F048AA08
, 5F048AB03
, 5F048AC04
, 5F048BA01
, 5F048BA03
, 5F048BA10
, 5F048BA14
, 5F048BA16
, 5F048BC01
, 5F048BC05
, 5F048BC15
, 5F048BC16
, 5F048BC18
, 5F048BD09
, 5F048BE03
, 5F048BG13
, 5F048DA25
, 5F048DA27
, 5F052JA01
, 5F052JA04
, 5F052KA05
, 5F110AA06
, 5F110AA30
, 5F110BB04
, 5F110CC02
, 5F110DD05
, 5F110DD13
, 5F110EE32
, 5F110EE33
, 5F110GG01
, 5F110GG02
, 5F110GG12
, 5F110GG19
, 5F110GG22
, 5F110GG25
, 5F110GG42
, 5F110GG44
, 5F110HJ01
, 5F110HJ23
, 5F110HK08
, 5F110HK13
, 5F110HK17
, 5F110HK32
, 5F110HK34
, 5F110HM02
, 5F110NN62
, 5F110QQ11
, 5F140AA05
, 5F140AA10
, 5F140AA24
, 5F140AB03
, 5F140AC01
, 5F140AC28
, 5F140AC36
, 5F140BA01
, 5F140BA05
, 5F140BB18
, 5F140BC12
, 5F140BD09
, 5F140BG08
, 5F140BG12
, 5F140BG14
, 5F140BH06
, 5F140BH27
, 5F140BK09
, 5F140BK13
, 5F140BK18
, 5F140BK20
, 5F140BK21
, 5F140CB04
, 5F140CB08
引用特許:
出願人引用 (7件)
-
米国特許第6,319,799号
-
MOS型電界効果トランジスタ
公報種別:公開公報
出願番号:特願2001-034263
出願人:東北大学長
-
半導体装置
公報種別:公開公報
出願番号:特願平8-159996
出願人:株式会社東芝
-
特許第6495402号
-
ゲート構造及びその製造方法
公報種別:公開公報
出願番号:特願2002-278818
出願人:テキサスインスツルメンツインコーポレイテツド
-
半導体装置
公報種別:公開公報
出願番号:特願平9-252449
出願人:株式会社東芝
-
集積CMOS回路装置及びその製造方法
公報種別:公開公報
出願番号:特願平10-150606
出願人:シーメンスアクチエンゲゼルシヤフト
全件表示
審査官引用 (3件)
引用文献:
前のページに戻る