連想記憶装置

発明者： , ,
出願人/特許権者： ,
代理人 (3件)：山田卓二 , 田中光雄 , 川端純市
公報種別：公開公報
出願番号（国際出願番号）：特願2007-283462
公開番号（公開出願番号）：特開2009-110616
出願日： 2007年10月31日
公開日（公表日）： 2009年05月21日
要約：

【課題】連想記憶装置において、消費電力及びピーク電流を削減する。【解決手段】メモリコントローラ100は、それぞれTCAMセルであるPCAMセル1及びNCAMセル1における検索動作の前に、マッチラインMLpを電源に接続しかつマッチラインMLnを接地した後、マッチラインMLpとマッチラインMLnとを接続し、マッチラインMLpとマッチラインMLnの電位を互いに等しくする。【選択図】図2

請求項（抜粋）：

第1のマッチライン及び第1のサーチラインに接続され、第1のデータを記憶する第1の記憶素子と、上記第1のサーチラインを介して入力される第1の検索データと上記第1のデータとを比較して上記比較結果を示す信号を発生して上記第1のマッチラインに出力する第1の比較手段とを含む第1のメモリセルと、第2のマッチライン及び第2のサーチラインに接続され、第2のデータを記憶する第2の記憶素子と、上記第2のサーチラインを介して入力される第2の検索データと上記第2のデータとを比較して上記比較結果を示す信号を発生して上記第2のマッチラインに出力する第2の比較手段とを含む第2のメモリセルとを備えた連想記憶装置において、上記第1のマッチラインと電源との間に接続される第1のスイッチ手段と、上記第2のマッチラインとグランドとの間に接続される第2のスイッチ手段と、上記第1及び第2のマッチラインの間に接続される第3のスイッチ手段とを含むマッチラインイコライズ手段と、上記第1及び第2の比較手段による上記比較の前に、上記第1及び第2のスイッチ手段をオンしかつ上記第3のスイッチ手段をオフした後に、上記第1及び第2のスイッチ手段をオフしかつ上記第3のスイッチ手段をオンするように制御することにより上記第1及び第2のマッチラインの電位を互いに等しくする制御手段とを備えたことを特徴とする連想記憶装置。

IPC (3件)：

G11C 15/04 , H01L 21/824 , H01L 27/11

FI (4件)：

G11C15/04 601W , H01L27/10 381 , G11C15/04 Z , G11C15/04 601A

Fターム (4件)：

5F083BS01 , 5F083BS13 , 5F083BS27 , 5F083GA05

引用特許：

出願人引用 (3件)

CAM装置及びCAM装置の救済方法
公報種別：公開公報出願番号：特願2006-005134 出願人：株式会社ルネサステクノロジ
半導体記憶装置
公報種別：公開公報出願番号：特願2003-085924 出願人：株式会社ルネサステクノロジ
連想記憶装置及びプリチャージ方法
公報種別：公開公報出願番号：特願2001-163253 出願人：富士通株式会社

審査官引用 (5件)

連想メモリ装置
公報種別：公開公報出願番号：特願2002-357701 出願人：川崎マイクロエレクトロニクス株式会社
連想メモリ装置
公報種別：公開公報出願番号：特願2001-011005 出願人：川崎製鉄株式会社
連想メモリ装置
公報種別：公開公報出願番号：特願2002-038312 出願人：川崎マイクロエレクトロニクス株式会社

全件表示

前のページに戻る