特許
J-GLOBAL ID：200903061465565726

半導体装置および製造方法

発明者：
湯淺 寛

湯淺 寛 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-247971
公開番号（公開出願番号）：特開2003-060032
出願日： 2001年08月17日
公開日（公表日）： 2003年02月28日
要約：
【要約】【課題】 金属配線間に比誘電率が1程度の空洞を配置することにより、半導体装置における金属配線間の寄生容量を低減し、半導体装置の高速動作を実現する半導体装置を提供する。【解決手段】 第1の絶縁膜(シリコン酸化膜)21の上には、銅配線22が形成されている。銅配線22の間には、数nmのシリコン窒化膜23、幅50nmの空洞24、シリコン窒化膜23、炭素含有シリコン酸化膜25、シリコン窒化膜23、空洞24、シリコン窒化膜23、銅配線22が順に形成されている。銅配線22および炭素含有シリコン酸化膜の上方にはシリコン窒化膜23が形成されている。
請求項（抜粋）：
同一層上に複数の金属配線と、空洞と、炭素含有シリコン酸化膜が形成され、各金属配線の側部及び上部に非酸化性雰囲気で形成される絶縁膜を有する半導体装置。
IPC (2件)：
H01L 21/768 ,  H01L 21/318
FI (3件)：
H01L 21/318 B ,  H01L 21/90 K ,  H01L 21/90 N
Fターム (28件)：
5F033HH11 ,  5F033MM01 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ19 ,  5F033QQ48 ,  5F033QQ89 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR29 ,  5F033SS15 ,  5F033WW01 ,  5F033WW04 ,  5F033WW05 ,  5F033XX00 ,  5F033XX25 ,  5F033XX27 ,  5F058BC02 ,  5F058BC04 ,  5F058BC08 ,  5F058BF07 ,  5F058BF73 ,  5F058BH11 ,  5F058BH12 ,  5F058BH16 ,  5F058BJ10
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM