特許
J-GLOBAL ID：200903062435947035

半導体装置の製造方法

発明者：
木城 耕一

木城 耕一 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願2003-324127
公開番号（公開出願番号）：特開2005-093646
出願日： 2003年09月17日
公開日（公表日）： 2005年04月07日
要約：
【課題】スパッタリングをおこなう際に生じる半導体装置への電荷の蓄積を軽減する。【解決手段】ウエハエッジ領域を露出するように形成したレジストパターン110aを用いて、ドライエッチングによりSi支持基板102のエッジ表面領域120を露出させる。次いで、スパッタリングにより、後のパターニングで配線となる導電層を形成する。【選択図】図1
請求項（抜粋）：
支持体と、該支持体の上側表面の全面に設けられた中間絶縁層とを具えるウエハを処理して半導体装置を製造するに当り、 (a)前記ウエハの周辺のエッジ領域(以下、単にウエハエッジ領域という。)上の、前記中間絶縁層の層部分を、レジストパターンを用いたエッチングにより除去して、該ウエハエッジ領域に対応する、前記支持体のエッジ表面領域を露出する工程と、 (b)露出された該エッジ表面領域と残存している中間絶縁層とを上側から覆うように、スパッタリングにより導電層を形成する工程と を具えることを特徴とする半導体装置の製造方法。
IPC (8件)：
H01L21/3205 ,  H01L21/027 ,  H01L21/285 ,  H01L21/3065 ,  H01L21/822 ,  H01L27/04 ,  H01L27/12 ,  H01L29/786
FI (8件)：
H01L21/88 S ,  H01L21/285 S ,  H01L27/12 C ,  H01L27/12 Z ,  H01L29/78 623A ,  H01L27/04 C ,  H01L21/30 577 ,  H01L21/302 105A
Fターム (47件)：
4M104AA01 ,  4M104AA09 ,  4M104BB02 ,  4M104BB04 ,  4M104CC01 ,  4M104DD08 ,  4M104DD09 ,  4M104DD16 ,  4M104DD37 ,  4M104DD65 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104GG19 ,  4M104HH11 ,  4M104HH20 ,  5F004AA06 ,  5F004DB01 ,  5F004DB03 ,  5F004EB03 ,  5F004EB08 ,  5F033GG03 ,  5F033HH07 ,  5F033PP15 ,  5F033QQ01 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033RR04 ,  5F033VV10 ,  5F033XX00 ,  5F038AC05 ,  5F038BH13 ,  5F038EZ06 ,  5F038EZ14 ,  5F038EZ20 ,  5F046LA18 ,  5F110AA22 ,  5F110CC01 ,  5F110DD05 ,  5F110DD13 ,  5F110DD30 ,  5F110EE38 ,  5F110GG02 ,  5F110GG12 ,  5F110HL23 ,  5F110NN62
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM