特許
J-GLOBAL ID:200903062849256441
半導体集積回路装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2004-015718
公開番号(公開出願番号):特開2005-207918
出願日: 2004年01月23日
公開日(公表日): 2005年08月04日
要約:
【課題】 半導体集積回路装置の製造技術において、データ作成が簡単で不良部の目視確認が容易な、基板上に印刷された半田の2D・3D検査技術を提供する。【解決手段】 2D・3D半田印刷検査装置による基板の検査工程において、検査装置に2D検査機能と3D検査機能を実装し、最初に3D検査を実行し、続いて2D検査を実行することで、検査終了と同時に不良判定パッド(印刷半田)の部分の2D撮像画像を拡大表示することを可能とし、それにより作業者に効率的な目視確認環境を提供する。また、検査データ作成時に生基板を測定することにより、検査装置が自動で生成した独自の高さ測定基準とパッド上面高さとの関係を調べ、これにより、検査においてパッド上面基準による印刷半田の高さ・体積の測定を可能とする。【選択図】 図22
請求項(抜粋):
以下の工程を含む半導体集積回路装置の製造方法:
(a)基板上に半田を印刷する工程;
(b)前記基板上に印刷された半田を検査する工程;
(c)前記基板上に印刷された半田上に回路部品を搭載する工程、
前記工程(b)は以下の下位工程を含む:
(b1)前記基板上に印刷された半田を3次元で検査する工程;
(b2)前記工程(b1)後に前記基板上に印刷された半田を2次元で検査する工程;
(b3)前記3次元の検査での不良部を2次元で拡大表示する工程。
IPC (3件):
G01N21/956
, G01B11/00
, G06T1/00
FI (4件):
G01N21/956 B
, G01B11/00 H
, G06T1/00 305Z
, G06T1/00 315
Fターム (32件):
2F065AA03
, 2F065AA04
, 2F065AA24
, 2F065AA59
, 2F065BB02
, 2F065CC26
, 2F065DD06
, 2F065DD09
, 2F065HH05
, 2F065HH12
, 2F065JJ26
, 2F065QQ08
, 2F065RR08
, 2F065SS02
, 2G051AA65
, 2G051AB11
, 2G051AB14
, 2G051BA01
, 2G051BA08
, 2G051BB07
, 2G051CA04
, 2G051CA20
, 2G051DA07
, 2G051EA12
, 2G051EB01
, 2G051FA04
, 5B057AA03
, 5B057BA02
, 5B057DA03
, 5B057DB02
, 5B057DB03
, 5B057DB09
引用特許:
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示
前のページに戻る